Разработка операционного автомата

74G —  Супер-сверхвысокоскоростная для  частот выше 1 ГГц, питание 1,65В — 3,3В, 5В-совместимые входы;

BiCMOS

74BCT — BiCMOS, TTL-совместимые входы, используется для буферов;

74ABT — УлучшеннаяBiCMOS, TTL-совместимые входы, быстрее ACT и BCT;

 

Для более гибкого применения существует также серия от NXP(74LVC1G***) и TI (SN74LVC1G***), где всего 1 логический элемент в 5..6-ти пиновом корпусе, для конструкций с малым количеством разных элементов и минимальным размером платы. Например: 74LVC1G00GW SOT353-1 Single 2-Input Positive-AND Gate (NXP)

Серии логических КМОП-микросхем отечественного производства

На  КМОП-транзисторах (CMOS):

164, 176 соответствуют серии 4000, но  у 164 и 176 cерий напряжение питания 5…12 В (номинальное значение 9 В);

561 и  564 — серии 4000A;

1554 — серии 74AC;

1561 — серии 4000B;

1564 — серии 74HC;

1594 — серии 74ACT;

5564 — серии 74HCT;

5514БЦ - серия отечественных логических  микросхем на основе БМК. Предназначенна для замены устаревших логических микросхем серий

564 , 1564 и их зарубежных аналогов.

Структурная схема устройства

Рис. 2. Структурная схема устройства

Функциональная  схема устройства

Рис. 3. Функциональная схема устройства

 

 

Список  используемых микросхем

Таблица 1. Сводная таблица

Микросхема	Наименование	Кол-во	Мощность потр., мВт	Задержка, нс
54НС147	Шифратор 10-4	1	0,4	68
1554ИР23	8-разрядный регистр	8	4,4	15,5
1533ИР33	8-разрядный буферный регистр	16	13,2	20
74НС563	8-разрядный буферный регистр  с инверсными выходами	4	0,4	28
54С83	Двоичный сумматор	16	0,0025	100
74НС583	Двоично- десятичный сумматор	8	0,4	39
4055DIE1	Дешифратор возбуждения ЖКИ	8	0,002	100
561ТР2	4 RS триггера	2	1	60
561ЛП5	4 элемента "Исключающее ИЛИ"	8	0,04	135
1554ЛЛ1	Логический элемент "ИЛИ"	5	0,022	6,5
1554ЛН1	Логический элемент "НЕ"	72	0,022	6,5
1554ЛИ1	Логический элемент "И"	5	0,022	6,5
1554ЛА3	Четыре логических элемента 2И-НЕ	1	0,022	6,5

 

 

Описание  используемых микросхем: назначение и  основные параметры

Шифратор  приоритетов 10-4 (1564ИВ3)

КМОП  интегральная микросхема. Представляет собой шифратор приоритетов 10-4. Предназначена для использования в радиоэлектронной аппаратуре специального назначения.

Зарубежный  прототип

• прототип 54НС147

Рис. 4. Микросхема 1564ИВ3

Микросхема  представляет собой шифратор приоритетов  десяти входов – четырех выходов  и предназначен для преобразования сигналов в двоично-десятичный код.

Схема имеет девять информационных входов, так как состояние десятичного  ноля не требует наличие входного сигнала. Ноль кодируется в том случае, когда все девять входов имеют  высокий уровень. Активным для шифратора  и на входе и на выходе является низкий уровень.

 

RS-триггер  (561ТР2)

Цифровая  микросхема серии КМОП.

  Микросхемы К561ТР2А представляют  собой четыре RS-триггера (асинхронных)  с третьим состоянием на входе.

Зарубежный  прототип

• прототип CD4043A

 

Рис. 5. Микросхема 561ТР2

 

Микросхема  К561ТР2 содержит четыре RS-триггера, что удобно для накапливания 4-разрядных двоичных слов. Выходы каждой защелки имеют третье Z-состояние. Сигнал разрешения — общий для четверки триггеров подается на вход E. Если на этом входе нулевой уровень, то выходы размыкаются (переходят в Z-состояние).

Каждый  триггер состоит из RS-защелки (два инвертора ИЛИ),инвертора и ключа коммутации КК, который управляется от шин Е и Е, объединяющих все четыре канала. Триггер имеет два входа данных R и S. Все состояния триггерного канала сведены в таблицу. Низкие уровни на входах S и R не меняют состояние выхода Q. Если S = l и R = l, триггер эту информацию не защелкивает, но на выходе Q транслируется сигнал S = l (пока он присутствует).

 

 

 

Четыре  логических элемента 2И-НЕ (Микросхема 1554ЛА3)

Зарубежный  прототип

• прототип PD4011BC

Рис. 6. Микросхема 1554ЛА3

Четыре  логических элемента "И" (1554ЛИ1)

Входы		Выход
D1	D2	Y
L	L	L
L	H	L
H	L	L
H	H	H

Рис. 7. Микросхема 1554ЛИ1

Четыре  логических элемента "ИЛИ" (1554ЛЛ1)

Входы		Выход
D1	D2	Y
L	L	L
L	H	H
H	L	H
H	H	H

 

Рис. 8. Микросхема 1554ЛЛ1

Четыре  логических элемент  "НЕ" (1554ЛН1)

Вход	Выход
D	Y
L	H
H	L

Рис. 8. Микросхема 1554ЛН1

 

Восьмиразрядный управляемый по фронту регистр с  параллельным вводом-выводом данных с тремя состояниями на выходе (1554ИР23)

Зарубежный  прототип

• прототип 74АС374

Микросхема  КР1554ИР23 представляет собой восьмиразрядный  регистр на D- триггерах с динамическим С-входом. Выходные буферные каскады микросхемы устанавливаются в третье состояние, если на вход разрешения состояния высокого импеданса EZ подано напряжение высокого уровня. В таблице истинности представлены состояния для одного разряда.

Рис. 9. Микросхема 1554ИР23

Восьмиразрядный буферный регистр (1533ИР33)

Зарубежный  прототип

• прототип SN74ALS573

Данная  микросхема спроектирована специально для управления большой емкостной  или относительно низкоомной нагрузкой. Применение выхода с тремя состояниями  и увеличенная нагрузочная способность  по сравнению со стандартными микросхемами серии КР1533 обеспечивает возможность  работы непосредственно на магистраль в системах с магистральной организацией без дополнительных схем интерфейса. Все это позволяет использовать КР1533ИР33 в качестве регистра, буферного  регистра, регистра ввода-вывода, магистрального передатчика и др.

Рис. 10. Микросхема 1554ИР33

 

Базовый элемент микросхемы D-триггер спроектирован  по типу проходной защелки. При высоком  уровне напряжения на входе стробирования  информация проходит со входа на выход микросхемы минуя триггер, отсюда высокое быстродействие. При подаче напряжения низкого уровня на вход Е включается обратная связь и регистр переходит в режим хранения.

Высокий уровень напряжения на входе EZ переводит выходы микросхемы в высокоимпедансное состояние, при этом, однако, в регистр может записываться новая информация или храниться' предыдущая. Схема управления третьим состоянием спроектирована таким образом, что при снижении напряжения питания примерно до 3 В она переводит выходы микросхемы в третье состояние вне зависимости от информации на входе EZ. Данная особенность позволяет исключить сквозные токи во время включения и выключения питания при использовании микросхемы в системах с магистральной организацией.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4–  разрядный двоично-десятичный сумматор (74HC583E)

PC74HC/HCT583 - это высокоскоростные КМОП-устройства, совместимые по выводам с ТТЛШ низкого энергопотребления.

Специфицированы в соответствии со стандартом JECEC (JacksonElectricCoop) №7A

Рис. 11. Микросхема 74HC583E

 

 

4 – разрядный двоичный сумматор (54C83)

Рис. 12. Микросхема 54C83

Микросхема  представляет собой быстродействующий  полный сумматор. Он принимает два  четырёхразрядных  слова по входам данных Аn, Вn, а по входу Рn сигнал переноса. Сумматор работает как с положительной (высокий уровень – единица), так и с отрицательной логикой (низкий уровень – единица).

Суммирование  происходит согласно уравнению:

Сn + 2⁰ * (A0+B0) + 2¹ * (A1+B1) + 2² * (A2+B2) + 2³ * (A3+B3) =

= 2^0*∑0 + 2^1*∑1 + 2^2*∑2 + 2^3*∑3

  Если выбрана положительная логика, то вход Сn нельзя оставлять свободным, если он не используется необходимо соединить его низким уровнем.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

8 – разрядный буферный регистр  с защелкой и инверсными трёхстабильными выходами  (74HC563)

Рис. 13. Микросхема 74HC563

Микросхема  представляет собой восьмиразрядный  регистр с умощнёнными выходами для управления большой емкостной  или низкоомной нагрузкой и может быть использована в качестве магистрального формирователя. Базовый элемент микросхемы -  D-триггер спроектирован по типу проходной защёлки, что позволяет при высоком уровне на входе стробирования С проходить входному сигналу на выход минуя триггер. При подаче отрицательного уровня напряжения на вход С включается обратная связь и регистр запоминает поданную на вход D информацию и переходит в режим хранения.

Высокий уровень на входе Z переводит выходы микросхемы в высокоимпедансное состояние, при этом в регистр может записываться новая информация или храниться предыдущая.

 

 

 

 

 

 

 

Четыре  логических элемента "ИсключающееИЛИ" (4030BC)

 

Рис. 13. Микросхема 4030BC

Микросхемы  содержат по четыре базовых элемента исключающее ИЛИ. Логические состояния для одного канала данной микросхемы сведены в таблице. Выпускается также аналогичная по цоколевке микросхема CD4070, которая содержит четыре элемента исключающее ИЛИ.

 

 

 

 

 

 

 

 

 

 

 

 

 

Дешифратор  возбуждение одноразрядного семисегментного жидкокристаллического индикатора (4055DIE1)

Рис. 14. Микросхема 4055DIE1

ИС  состоит из семи узлов, формирующих  потенциальный управляющий сигнал для одного из индикатора. Наличие  цепи управления выводом DFпозволяет получить переменное выходное напряжение , необходимое для возбуждения ЖКИ.

 

 

 

 

 

 

Краткое описание работы устройства

Для получения кода набираемой цифры используется шифратор 10-4 - 54HCI47. Ввод чисел — десятичный. Для этого шифратора активным является низкий уровень сигнала. Поэтому, для получения двоично-десятичного числа в прямом коде нужны инверторы на выходах шифратора. Чтобы зафиксировать нажатие на любую клавишу, использованы элементы ИЛИ. Шифратор генерирует сигналы только для цифр от 1 до 9. Чтобы зафиксировать нажатие на «нуль», использован элемент ИЛИ со входами: клавиша «0» и признак нажатия на любую клавишу.

При получении кода нажатой клавиши  генерируется сигнал, который является синхросигналом для регистров, в  которые происходит запись двоично-десятичных чисел. При каждом нажатии клавиши  содержимое предыдущих четырёх разрядов (предыдущей тетрады) записывается в  следующие четыре разряда (следующая по старшинству тетрада), а в первые записывается код нажатой клавиши и т.д.

При этом запись разрешается только в  те регистры, которые хранят один из операндов. Определение операнда, в  который производится запись в данный момент, осуществляется с помощью RS триггера, который устанавливается  в 1 после нажатия любой из клавиш операций.

После нажатия на кнопку «=» ввод операндов  подразумевается законченным и подаётся разрешающий сигнал на буферы, хранящие оба операнда. Сигнал с них поступает на схемы, реализующие и логическую и арифметическую операции.

Логическая  операция реализована с помощью  микросхемы 561ЛП5 (исключающее ИЛИ). Выполнение происходит побитово. После этого результат записывается в буферы DD50 - DD53.