Генератор последовательности чисел

Автор работы: Пользователь скрыл имя, 03 Декабря 2013 в 00:54, курсовая работа

Краткое описание

Элементную базу цифровых устройств (ЦУ) составляют интегральные схемы (ИС). Со времени их изобретения (1959 г. США) ИС постоянно совершенствуются и усложняются. Характеристикой сложности ИС является уровень интеграции, оцениваемый либо числом базовых логических элементов, либо числом транзисторов, которые могут быть реализованы на кристалле.

Содержание

ВВЕДЕНИЕ 3
1 АНАЛИТИЧЕСКИЙ ОБЗОР 4
1.1 Двоично-десятичные коды 4
1.2 Триггеры 7
1.3 Счетчики 16
1.4 Генераторы кодов 21
2 КОНКРЕТИЗАЦИЯ ТЕХНИЧЕСКОГО ЗАДАНИЯ 23
3 ВЫБОР И ОПИСАНИЕ РАБОТЫ ЭЛЕМЕНТНОЙ БАЗЫ 25
4 СИНТЕЗ СТРУКТУРНОЙ СХЕМЫ 27
4.1 Синтез счетчика 27
4.2 Синтез преобразователя кодов 32
5 АНАЛИЗ СТРУКТУРНОЙ СХЕМЫ 37
6 РАЗРАБОТКА ЭЛЕКТРИЧЕСКОЙ СХЕМЫ И ОПИСАНИЕ ЕЁ РАБОТЫ 40
ЗАКЛЮЧЕНИЕ 43
СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ 44

Скачать полностью (1.21 Мб) Сколько стоит заказать работу?
Прикрепленные файлы: 1 файл

0. генератор RS TTЛШ.docx

— 1.36 Мб (Скачать документ)

 

Z1

 

Q3Q2

00

01

11

10

Q1Q0

00

1

x

x

x

01

1

1

0

x

11

1

1

1

0

10

1

1

0

1




 

 

    Z1 =

 

Y13

 

Q3Q2

00

01

11

10

Q1Q0

00

0

x

x

x

01

0

0

x

x

11

0

0

1

x

10

0

0

x

0

 

 

 

 

 

Y13 = ;

Y12

 

Q3Q2

00

01

11

10

Q1Q0

00

0

x

x

x

01

1

1

x

x

11

0

1

1

x

10

1

0

x

0

 

 

 

 

 

Y12 = ;

Y11

 

Q3Q2

00

01

11

10

Q1Q0

00

0

x

x

x

01

0

1

x

x

11

1

0

0

x

10

1

1

x

0

 

 

 

 

 

Y11 = ;

Y10

 

Q3Q2

00

01

11

10

Q1Q0

00

0

x

x

x

01

1

0

x

x

11

0

1

1

x

10

0

1

x

0

 

 

 

 

 

Y10 = ;

 

Y03

 

Q3Q2

00

01

11

10

Q1Q0

00

0

x

x

x

01

1

0

0

x

11

1

1

1

0

10

1

1

1

0

 

 

 

 

Y03 =

Y02

 

Q3Q2

00

01

11

10

Q1Q0

00

0

x

x

x

01

0

0

1

x

11

0

0

1

1

10

0

0

0

0

 

 

 

 

 

Y02 = ;

Y01

 

Q3Q2

00

01

11

10

Q1Q0

00

0

x

x

x

01

1

0

1

x

11

1

1

0

1

10

1

1

1

1

 

 

 

 

 

Y01 = ;

Y00

 

Q3Q2

00

01

11

10

Q1Q0

00

1

x

x

x

01

1

1

1

x

11

1

1

1

0

10

1

1

0

1

 

 

 

 

 

Y00 =





Исходя из полученных функций, построим структурные схемы преобразователей кода для верхнего (рис.4.2.1) и нижнего разряда(рис 4.2.2).

 

Рисунок 4.2.1 - Структурная схема преобразователя кода верхнего разряда

 

Рисунок 4.2.2 - Структурная схема преобразователя кода нижнего разряда

 

5 АНАЛИЗ СТРУКТУРНОЙ СХЕМЫ

 

Для анализа  структурной схемы построим временные  диаграммы работы счетчика (риc 5.1)

 

Рисунок 5.1 - Временные диаграммы двоично-десятичного  счетчика с преобразователем кодов  на выходе.

 

Состояние 1:

Для начала анализа положим, что на вход Ra подается сигнал. Вне зависимости от синхроимпульса все выходы генератора находятся в высокоомном состоянии, т.е. имеют значение 0.

Состояние 2:

На Ra подается 1. При поступлении положительного фронта сигнала синхронизации генератор начинает работать в режиме генерации. На выходе триггеров будут образовываться следующие логические уровни Q3=0, Q2=0, Q1=0, Q0=0. На выходе генератора кода образуются уровни Y13=0, Y12=0, Y11=0, Y10=0, Y03=0, Y02=0, Y01=0, Y00=1. В десятичной форме это соответствует «01».

Состояние 3:

На Ra подается 1. При поступлении положительного фронта сигнала синхронизации генератор начинает работать в режиме генерации. На выходе триггеров будут образовываться следующие логические уровни Q3=0, Q2=0, Q1=0, Q0=1. На выходе генератора кода образуются уровни Y13=0, Y12=1, Y11=0, Y10=1, Y03=1, Y02=0, Y01=1, Y00=1. В десятичной форме это соответствует «48».

Состояние 4:

На Ra подается 1. При поступлении положительного фронта сигнала синхронизации генератор начинает работать в режиме генерации. На выходе триггеров будут образовываться следующие логические уровни Q3=0, Q2=0, Q1=1, Q0=0. На выходе генератора кода образуются уровни Y13=0, Y12=1, Y11=1, Y10=0, Y03=0, Y02=1, Y01=1, Y00=1. В десятичной форме это соответствует «56».

Состояние 5:

На Ra подается 1. При поступлении положительного фронта сигнала синхронизации генератор начинает работать в режиме генерации. На выходе триггеров будут образовываться следующие логические уровни Q3=0, Q2=0, Q1=1, Q0=1. На выходе генератора кода образуются уровни Y13=0, Y12=0, Y11=1, Y10=0, Y03=1, Y02=0, Y01=1, Y00=1. В десятичной форме это соответствует «28».

Состояние 6:

На Ra подается 1. При поступлении положительного фронта сигнала синхронизации генератор начинает работать в режиме генерации. На выходе триггеров будут образовываться следующие логические уровни Q3=0, Q2=1, Q1=0, Q0=1. На выходе генератора кода образуются уровни Y13=0, Y12=1, Y11=1, Y10=0, Y03=0, Y02=0, Y01=0, Y00=1. В десятичной форме это соответствует «51».

Состояние 7:

На Ra подается 1. При поступлении положительного фронта сигнала синхронизации генератор начинает работать в режиме генерации. На выходе триггеров будут образовываться следующие логические уровни Q3=0, Q2=1, Q1=1, Q0=0. На выходе генератора кода образуются уровни Y13=0, Y12=0, Y11=1, Y10=1, Y03=1, Y02=0, Y01=1, Y00=1. В десятичной форме это соответствует «38».

Состояние 8:

На Ra подается 1. При поступлении положительного фронта сигнала синхронизации генератор начинает работать в режиме генерации. На выходе триггеров будут образовываться следующие логические уровни Q3=0, Q2=1, Q1=1, Q0=1. На выходе генератора кода образуются уровни Y13=0, Y12=1, Y11=0, Y10=1, Y03=1, Y02=0, Y01=1, Y00=1. В десятичной форме это соответствует «48».

Состояние 9:

На Ra подается 1. При поступлении положительного фронта сигнала синхронизации генератор начинает работать в режиме генерации. На выходе триггеров будут образовываться следующие логические уровни Q3=1, Q2=0, Q1=1, Q0=0. На выходе генератора кода образуются уровни Y13=0, Y12=0, Y11=0, Y10=0, Y03=0, Y02=0, Y01=1, Y00=1. В десятичной форме это соответствует «04».

Состояние 10:

На Ra=1. При поступлении положительного фронта сигнала синхронизации выходе триггеров будут образовываться следующие логические уровни Q3=1, Q2=0, Q1=1, Q0=1. На выходах нижнего разряда генератора кода образуются уровни Y03=0, Y02=1, Y01=1, Y00=0. Выходы верхнего разряда отключаются. В десятичной форме это соответствует «5».

Состояние 11:

На Ra=1. При поступлении положительного фронта сигнала синхронизации выходе триггеров будут образовываться следующие логические уровни Q3=1, Q2=1, Q1=0, Q0=1. На выходах нижнего разряда генератора кода образуются уровни Y03=0, Y02=1, Y01=1, Y00=1. Выходы верхнего разряда отключаются. В десятичной форме это соответствует «6».

Состояние 12:

На Ra=1. При поступлении положительного фронта сигнала синхронизации выходе триггеров будут образовываться следующие логические уровни Q3=1, Q2=1, Q1=1, Q0=0. На выходах нижнего разряда генератора кода образуются уровни Y03=1, Y02=0, Y01=1, Y00=0. Выходы верхнего разряда отключаются. В десятичной форме это соответствует «7».

Состояние 13:

На Ra подается 1. При поступлении положительного фронта сигнала синхронизации генератор начинает работать в режиме генерации. На выходе триггеров будут образовываться следующие логические уровни Q3=1, Q2=1, Q1=1, Q0=1. На выходе генератора кода образуются уровни Y13=1, Y12=1, Y11=0, Y10=1, Y03=1, Y02=1, Y01=0, Y00=1. В десятичной форме это соответствует «99».

 

6 РАЗРАБОТКА ЭЛЕКТРИЧЕСКОЙ СХЕМЫ И ОПИСАНИЕ ЕЁ РАБОТЫ

 

Разработка  электрической схемы устройства ведется согласно  полученной структурной схеме с учетом требований, предъявляемых к параметрам элементов.

Генератор кодов состоит из счетчика и преобразователя  кодов, принципиальная схема которого приведена в приложении А.

 Счётчик  строится на 4-х двухтактных RS-триггерах. Структурная схема RS-триггера на рисунке 6.1. Принципиальная электрическая схема в приложении В.

 

 

Рисунок 6.1. Структурная схема двухтактного RS-триггера [7].

 

Как видно  из структурной схемы устройства (приложение А), были использованы схемы, реализующие логическую операцию «И-НЕ».

Элементы DD6, DD8, DD10-DD16, DD18, DD19, DD21,DD22, DD23, DD26, DD29-DD41, DD47 имеют два входа и выполняют логическую операцию «И-НЕ». Электрическая схема этих элементов представлена на рисунке 6.2.

Рисунок 6.2 - Логический элемент 2И - НЕ

Элементы DD3-DD5, DD7,DD17, DD20, DD25, DD27, DD28 имеют три входа и выполняют логическую операцию «И-НЕ». Электрическая схема этих элементов представлена на рисунке 6.3.

Рисунок 6.3–  Схема логического элемента «3И-НЕ» 

 

Элементы  DD1, DD2, DD24 имеют четыре входа и выполняют логическую операцию «И-НЕ». Электрическая схема этих элементов представлена на рисунке 6.4.

Рисунок 6.4 –  Схема логического элемента «4И-НЕ»

Элементы  DD42–DD45 являются инверторами с тремя состояниями выхода. Электрическая схема этих элементов приведена на рис.6.5.

 

 

Рисунок 6.5 – электрическая схема инвертора  с тремя состояниями выхода

 

ЗАКЛЮЧЕНИЕ

 

Согласно  заданию на курсовое проектирование был спроектирован генератор кодов последовательности чисел на элементной базе ТТЛШ. Генератор построен на четырёх RS-триггерах, синхронизируемых положительным фронтом.

Данный  курсовой проект включает в себя - аналитический обзор, конкретизацию технического задания, выбор и описания элементной базы, синтез и анализ структурной схемы и разработанной электрической схемы с описанием её работы. В аналитическом обзоре  приведены сведения о RS-триггерах. В разделе конкретизации технического задания осуществлен выбор внутреннего и выходного кода счетчика и уточнен тип проектируемого счетчика. В разделе выбора и описания элементной базы были описаны схемы ТТЛШ  с пояснением их работы. Синтез структурной схемы был проведён для генератора согласно выбранному базису И-НЕ. В анализе структурной схемы приведены временные диаграммы поясняющие принцип работы генератора и указаны состояния, в которых находилась схема во время работы. В разделе разработки электрической схемы были приведены принципиальные схемы логических элементов.

В результате проделанной работы спроектирован  генератор, отвечающий требованиям технического задания и построенный на минимально возможном наборе базовых логических элементов с целью упрощения технологии производства.

 

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

 

[1] Красноголовый, Б. Н. Преобразователи  кодов: Учеб. пособие для вузов  / Б. Н. Красноголовый , Б. Н.  Шпилевой . – Минск : БГУ , 1983. – 175с.

 

[2] Зубчук , В. И. Справочник по цифровой схемотехнике / В. И. Зубчук,       В. П. Сигорский, А.Н. Шкуро. – Киев : Техника , 1990. –448с.

 

[3] Алексенко, А.Г.  Микросхемотехника : учеб пособие для вузов – 2-е изд. / А. Г. Алексенко, И. И. Шагурин. – М. : Радио и связь, 1990 –  496с.

 

[4] Угрюмов, Е. П. Цифровая схемотехника / Е. П. Угрюмов. – СПб: БХВ-Петербург, 2004 – 528с.

 

[5] Новиков, Ю. В. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования  /  Ю. В. Новиков . – М. :  Мир , 2001 – 379с.

 

[6] Силин, А.В. Схемотехника современных цифровых БИС / А.В. Силин, А.И. Белоус. – Минск : БелНИИНТИ, 1990 – 99с.

 

[7]  Потемкин, И.С. Функциональные узлы цифровой автоматики / И.С. Потемкин – М.: Энергоатомиздат, 1988 – 320с.

 [8] Косаревич Е.М., ЭУМК по дисциплине «Цифровая микросхемотехника». – Мн.: БГУИР, 2006.


Информация о работе Генератор последовательности чисел