Генератор последовательности чисел

СОДЕРЖАНИЕ

ВВЕДЕНИЕ 3

1 АНАЛИТИЧЕСКИЙ ОБЗОР 4

1.1 Двоично-десятичные коды 4

1.2  Триггеры 7

1.3 Счетчики 16

1.4 Генераторы кодов 21

2 КОНКРЕТИЗАЦИЯ ТЕХНИЧЕСКОГО ЗАДАНИЯ 23

3 ВЫБОР И ОПИСАНИЕ РАБОТЫ ЭЛЕМЕНТНОЙ БАЗЫ 25

4 СИНТЕЗ СТРУКТУРНОЙ СХЕМЫ 27

4.1 Синтез счетчика 27

4.2 Синтез преобразователя кодов 32

5 АНАЛИЗ СТРУКТУРНОЙ СХЕМЫ 37

6 РАЗРАБОТКА ЭЛЕКТРИЧЕСКОЙ СХЕМЫ И ОПИСАНИЕ ЕЁ РАБОТЫ 40

ЗАКЛЮЧЕНИЕ 43

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ 44

ПРИЛОЖЕНИЕ…………………………………………………….…………....45

 

 

ВВЕДЕНИЕ

 

Элементную базу цифровых устройств (ЦУ) составляют интегральные схемы (ИС). Со времени их изобретения (1959 г. США) ИС постоянно совершенствуются и усложняются. Характеристикой  сложности ИС является уровень интеграции, оцениваемый либо числом базовых  логических элементов, либо числом транзисторов, которые могут быть реализованы  на кристалле.

С ростом уровня интеграции ИС в проектировании всё больше усиливается аспект, который можно назвать интерфейсным проектированием. Задачей разработки ИС становится составление блоков из субблоков стандартного вида, путём правильного их соединения. Успешное проектирование требует хорошего знания номенклатуры и параметров элементов, узлов и устройств цифровой аппаратуры и привлечения автоматизированного проектирования (САПР) для создания сложных схем.

ИС широкого применения изготавливаются  по технологиям КМОП, ТТЛШ, ЭСЛ и  др.

Элементы КМОП обладают рядом  уникальных параметров (малая потребляемая мощность, высокая помехоустойчивость, широкие допуски на величину питающих напряжений, высокое быстродействие при небольших ёмкостных нагрузках). Эти элементы доминируют в схемах внутренних областей БИС/СБИС.

Элементы ТТЛШ в основном применяются в области периферийных схем, где требуется передача сигналов по внешним цепям, испытывающим значительную ёмкостную нагрузку.

Элементы ЭСЛ обеспечивают максимальное быстродействие, но ценой  повышения потребляемой мощности, что  снижает достижимый уровень интеграции.

В данном курсовом проекте будет рассмотрен синтез генератор кодов последовательности чисел. Генератор реализуется в  элементной базе ТТЛШ. 

1 АНАЛИТИЧЕСКИЙ ОБЗОР

 

1.1 Двоично-десятичные коды

 

Для представления  информации в десятичной системе  счисления и выполнения операций над десятичными числами в  цифровых устройствах используется двоично-десятичное кодирование, при котором каждая десятичная цифра представляется группой двоичных цифр. Число битов в таких группах строго фиксируется (их должно быть не менее четырех) с сохранением всех левых нулевых разрядов. В практике используется несколько разновидностей двоично-десятичных кодов сохраняющих свое значение благодаря полезным специфическим особенностям[1].

Минимальное число двоичных разрядов для эквивалентного отображения десятичных цифр определяется как m_min=log₂N_p, где N_p=10 –число десятичных цифр (количество сообщений). Таким образом, m_min=log₂10≈3,33 разряда, что после округления до ближайшего большего целого дает четыре разряда.

При т=4 количество кодовых комбинаций двоичных символов оказывается равным N=2⁴=16, поэтому шесть комбинаций избыточны. Другими словами, БДК при т=4 будет более мощным, чем это нужно для представления десятичных цифр 0–9. Если же принять т=3, двух комбинаций будет недоставать. В первом случае можно исключить любые шесть комбинаций, что приводит к огромному количеству вариантов построения БДК, определяемому числом размещений из N элементов по N_p.Таким образом, в принципе может быть получено около 30 млрд. БДК (включая и совершенно лишенные практического смысла).

Если  ограничиться весомозначными кодами (практическое применение находят только такие  БДК), у которых для любой десятичной цифры х_i справедливо соотношение х_i=q₃S₃+q₂S₂+q₁S₁+q₀S₀ где S_i - целые числа (веса разрядов тетрады); q_i - двоичные символы разрядов тетрады, то можно прийти к следующему условию: вес любого разряда не должен превышать больше чем на единицу сумму весов предыдущих (младших) разрядов.

Исходя из этого общего условия формулируются правила построения БДК:

– первый от конца весовой коэффициент должен быть равен единице (S_i=1) – для возможности отображения в БДК десятичной цифры 1;

– второй весовой коэффициент должен быть равен единице или двум (S₂=1 или S₂=2) – для кодирования, цифры 2;

– оставшиеся веса S₃ и S₄ подбираются таким образом, чтобы для их суммы выполнялись условия: S₃+S₄≥6 при S₂=2 или S₃+S₄≥7 при S₂=1, что позволяет закодировать остальные десятичные цифры от 3 до 9.

Правилам 1–3 будут удовлетворять только 17 видов БДК целыми и положительными весами. Заданный по условию код 5-3-2-1  так же соответствует этим основным правилам и может быть использован для вычислений и кодирования информации в различных устройствах.

Количество  возможных вариантов k_в кода в общем случае находится как:

 

Где:   i – число неоднозначно представимых десятичных цифр;

γ_i – количество способов кодирования i-й десятичной цифры в данном БДК.[1]

Для определения k_в составляется таблица (табл.1.1.1).

 

Таблица 1.1.1 – БДК 5-3-2-1

БК				цифра
5	3	2	1
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	1	0	0	3
0	0	1	1	3
0	1	0	1	4
1	0	0	0	5
0	1	1	0	5
1	0	0	1	6
0	1	1	1	6
1	0	1	0	7
1	1	0	0	8
1	0	1	1	8
1	1	0	1	9
1	1	1	0	10
1	1	1	1	11

 

Т.е. в  коде 5-3-2-1  j=6,   γ₃= γ₅= γ₆= γ₈= 2;

 

 

В ряде случаев  важной задачей является обоснованный выбор конкретного варианта данного БДК, оказывающим существенное влияние на некоторые характеристики преобразователей БК в БДК и обратно (аппаратурные затраты, экономичность, быстродействие и др.). Составление вариантов кода сводится, по существу, к перебору всех возможных сочетаний двоичных комбинаций, которыми могут быть закодированы одни и те же десятичные цифры.[1]

Если  БДК предполагается использовать в  качестве основного, т. е. арифметического, а не посылочного кода в ЭВМ, то выбранное двоично-десятичное представление, строго говоря, должно удовлетворять  следующим пяти требованиям:

1. однозначность соответствия каждой десятичной цифре двоичной тетрады (единственность представления десятичных цифр). Это требование связано с эффективностью процессов кодирования – декодирования;

2. упорядоченность первого рода, заключающаяся в том, что большим десятичным цифрам ставятся в соответствие большие тетрады (или наоборот). Выполнение этого требования необходимо для операции сравнения чисел в БДК;

3.четность, когда четным десятичным цифрам соответствуют четные тетрады (или наоборот). Четность, называемая упорядоченностью второго рода, способствует безошибочному округлению чисел БДК, а также упрощает некоторые арифметические (деление, извлечение корня) и логические операции;

4. самодополняемость, или требование дополнительности, облегчающее алгебраическое сложение в обратном и дополнительном кодах;

5. однозначность каждого разряда тетрады, или, по-другому, весомозначность. Это требование состоит в том, что одноименные разряды всех тэтрад должны иметь один и тот же вес, представленный целым числом.

 

 

 

 

1.2  Триггеры

 

Триггером называется логическое устройство с  двумя устойчивыми состояниями. Выходной сигнал на выходе такого устройства зависит не только от входных сигналов, действующих в данный момент, но и от сигналов, воздействовавших в предыдущий момент времени. Триггеры – элементарные автоматы, содержащие собственно элемент памяти (фиксатор) и схему управления. Фиксатор строится на двух инверторах, связанных друг с другом "накрест", так что выход одного соединен с входом другого. Такое соединение дает цепь с двумя устойчивыми состояниями (рис.1.2.1). Действительно, если на выходе инвертора 1 имеется логический ноль, то он обеспечивает на выходе инвертора 2 логическую единицу, благодаря которой сам и существует. То же согласование сигналов имеет место и для второго состояния, когда инвертор 1 находится в единице, а инвертор 2 – в нуле. Любое из двух состояний может существовать неограниченно долго.

 

 

Рисунок 1.2.1 – схемы фиксаторов с входами управления на элементах ИЛИ-НЕ и И-НЕ [4]

 

Переходное  состояние, в котором инверторы  активны, неустойчиво. Это можно  показать, имея в виду, что напряжения в любой цепи не являются идеально постоянными, а всегда имеют место флуктуации. Флуктуации обязательно приведут фиксатор в одно из двух стабильных состояний, т. к. из-за наличия в схеме петли положительной обратной связи любое изменение режиме вызывает продолжение в том же направлении, пока фиксатор не перейдет в устойчивое состояние, когда петля обратной связи как бы разрывается вследствие потери инверторами усилительных свойств (переход в режимы отсечки и насыщения, свойственные устойчивым состояниям).

Чтобы управлять  фиксатором, нужно иметь в логических элементах дополнительные входы, превращающие инверторы в элементы И-НЕ либо ИЛИНЕ. На входы управления поступают внешние установочные сигналы.

Установочные  сигналы показаны на рисунке 1.2.1 штриховыми линиями. Буквой R латинского алфавита (от Reset) обозначен сигнал установки триггера и ноль (сброса), а буквой S (от Set) — сигнал установки в состояние логической единицы (установки). Состояние триггера считывается по значению прямого выхода, обозначаемого как Q. Чаще всего триггер имеет и второй выход с инверсным сигналом. Для фиксатора на элементах ИЛИ-HЕ установочным сигналом является единичный, поскольку только он приводит логический элемент в нулевое состояние независимо от сигналов на других входах элемента. Для фиксатора на элементах И-НЕ установочным сигналом является нулевой, как обладающий тем же свойством однозначно задавать состояние элемента независимо от состояний других входов.[4]

По логическому  функционированию различают триггеры типов RS, D, Т, JК. Кроме того, используются комбинированные триггеры, в которых совмещаются одновременно несколько типов, и триггеры со сложной входной логикой (группами входов, связанных между собой логическими зависимостями).

Триггер типа RS имеет два входа – установки в единицу (S) и установки в ноль (R).Одновременная подача сигналов установки S и сброса R не попускается (эта комбинация сигналов называется запрещенной)

Триггер типа D (от слова Delay – задержка) имеет один вход (D). Его состояние повторяет входной сигнал, но с задержкой, определяемой тактовым сигналом.

Триггер типа Т изменяет свое состояние каждый раз при поступлении входного сигнала. Имеет один вход (T), называется триггером со счетным входом или счетным триггером.

Триггер типа JK универсален, имеет входы установки (J) и сброса (К), подобные входам триггера RS. В отличие от последнего, допускает ситуацию с одновременной подачей сигналов на оба эти входа (J=К=1). В этом режиме работает как счетный триггер относительно третьего (тактового) входа.