Жартылай өткізгішті жадтайтын құрылғылар

АЖҚ-да сонымен бірге сөздің кейбір разрядтарын қалқалауға

(маскирлеуге) және тек қалақаланбаған  биттерді іздеуді жүргізуге мүмкіндік  беріледі. Бір разрядта(5.10-сур.) салыстыру операциясын қалқалау РТ0 и РТ1 разрядтық тізбектерге төменгі деңгейлі кернеуді беру арқылы орындалады[15], ол Т9 және Т10 транзисторлардың жабылуына және, сол себепті, сөздер шинасында токтың болмауына әкеледі. Соныменен, салыстыру операциясынан бұл разряд оқшауланады, яғни қалқаланады.

Қазіргі кезде АЖҚ (немесе мағынасы бойынша таңдауы бар ЖҚ) қымбаттылығына байланысты, ЕТЖҚ сиақты, кең қолданылмайды. Бірақ олар деректерді сақтау және іздеу жүйелерінде ерекше роль атқарады.

 

5.4. Динамикалық жады

 

Динамикалық жедел жады (DRAM) қазіргі заманғы компьютерлердің негізгі жадысы болып табылады. Динамикалық жадыда жады элементтері ретінде nМДЖ-транзисторлары және аз сыйымдылықты конденсаторлар қолданылады.

Жады элементіне қатынас құру кезіндегі жазу және оқу процестері конденсатордың зарядталуына және разрядталуына байланысты. Жады элементіне ұзақ уақыт қатынас құрылмаған кезде тоқтың ағып кету салдарынан және де оқу кезінде конденсатордың разрядталуының әсерінен, ЖЭ-інде сақталған ақпарат уақыт өте келе жойылады. Сондықтан динамикалық жадыдағы ақпаратты сақтау үшін периодты түрде регенерация процесін жүргізіп, яғни жадыға үнемі циклдық түрде (бос циклдарменен) қатынас құрып отыру керек, нәтижесінде конденсаторлардың зарядталуы жүзеге асырылады. Осымен динамикалық жады статикалық жадыдан (қоректену кернеуі бар кезде оның ақпаратты ұзақ уақытта сақтауға қаблеті бар) принципиалдық түрде ерекшеленеді. Сонымен қатар, динамикалық жадының статикалық жадымен салыстырғанда жылдамдығы төмен. Бірақ динамикалық жадының жады элементінің көлемі өте кішкентай, сондықтан бір кристаллда милиондаған жады элементтерін орналастыруға және энергияны аз тұтынатын ең арзан жартылай өткізгішті жадыны алуға болады.

Қазіргі заманғы динамикалық ЖҚ-да (DRAM)  біртранзисторлы жады элементтері қолданылады (5.11-сурет), мұнда  деректерді оқу-жазуды және енгізу-шығаруды басқару шиналары біріктірілген, ал жады элементінің өзі С3 конденсаторынан және кілт режимінде жұмыс істейтін Т0 nМДЖ-транзисторынан тұрады.  С3 конденсаторы жұқа оксидті диэлектрлік қабаттан (SiO2) жасалынған, ол сыртқы шығысы жоқ nМДЖ-транзистордың төсемі мен құйма аралығында орналасқан (5.11, б-сурет). Т0 nМДЖ-транзисторының бекітпесі жады элементтері матрицасының  жолды таңдау тізбегіне, яғни жолдың адресті дешифраторының шығысына қосылынған. Жолды таңдау тізбегінде(ЖТТ) жоғары деңгейлі (логикалық 1) сигналы пайда болғанда Т0 транзисторы ашылады және С3 конденсаторы деректердің РШ разрядтық шинасына қосылады, ол сонымен қатар жазу-оқу тізбегі (ЖОТ) деп те аталады. Жұмыс істеу режиміне байланысты жады элементінде сақталған ақпатартты оқуға немесе оған жаңа ақпаратты жазуға болады.

 

                       

                                 а)                    б)

   

  5.11-сурет.  Динамикалық жады ЖЭ-нің сұлбасы (а) және қимадағы оның    
                                 құрылымы (б)

                                                     

Сақтау режимінде Т0 транзисторы жабық, ал логикалық 1-ге немесе логикалық 0-ге сәйкес келетін жады элементінің күйі С3 конденсаторындағы зарядтың бар немесе жоқ болуымен сипатталады. ЖЭ-тері жолдар және бағандар матрицасы түрінде ұйымдастырылған динамикалық жадының микросхемасының үзіндісін қарастырайық (5.12-сурет).

 

               

                              

   5.12-суркт. Динамикалық жадының құрылымдық сұлбасының үзіндісі

 

Кілттік режимде жұмыс жасайтын Т1 және Т2 транзисторлары жазу процесі кезінде деректердің РШ разрядтық шинасында сигналдың логикалық 1 немесе логикалық 0 деңгейін орнату үшін қолданылады. Т3 және Т4 транзисторлары оқу күшейткішінің функциясын орындайды. ЖЭ-іне ақпаратты жазу Т1 мен Т2 транзисторлардың және Б0 мен Б1 басқару сигналдардың пайдалануымен орындалады. Олардың көмегімен деректердің разрядтық шинасы  “жер”  шинасына(0-ді жазу кезінде Т1 транзисторы – ащық), немесе Еқ кернеулі құйма қорек көзіне (1-ді жазу кезінде Т2 транзисторы – ащық) қосылынады. Егер ЖЭ-не бірлік ақпарат  жазылынса, онда РШ разрядтық шинаның жоғарғы деңгейлі потенциалы ашық Т0 транзистор арқылы Сз конденсаторға беріліп, оны логикалық 1 деңгейге дейін

зарядтайды.

Егер ЖЭ-іне “0”,  онда деректердің разрядтық шинасының потенциалы нөлге тең болады, ол Сз конденсатордың разрядталуына және ЖЭ-інде логикалық 0 сигналының орнатылуына әкеледі. Айту керек, интеграциясы жоғарғы дәрежелі динамикалық жадының шағынсұлбаларында, деректердің РШ разрядтық шинасына қатысты паразитті келетін, статикалық Сш сыйымдылықтың меншікті (удельный) салмағы өте жоғары. РШ-ның сыйымдылығы деп аталынатын, бұл Сш сыйымдылық Сз сыйымдылығынан көп (ондаған және жүздеген рет) үлкен (Сш >> Сз) және оның мәні, РШ-ның ұзындығы және, демек, оған қосылынатын ЖЭ-нің саны, артқан сайын, көбейеді.

РШ-ға сиымдылығы аз Сз конденсатор(Сз ≈ 0,1 пФ) қосылғанда РШ-дағы кернеу өзгереді және ол Сз мен Сш-ның  қатынасына пропорционалды азаяды, сол себепті оқу күшейткішінің кірісіне өте әлсіз сигнал беріледі. Ақпаратты оқу процесі әдетте келесі ретпен жүргізіледі:

- бастапқы  кезде ақпаратты оқудың алдында  Б1 басқарушы кіріске лог. 1 сигналы  беріледі, нәтижесінде Т2 транзисторы ашылады және Сш сыйымдылығы  Ес/2  деңгейге дейін зарядталады;

  - керекті  ЖЭ-і таңдалады, ол үшін логикалық 1-ге тең ЖТТ і жолды таңдау сигналы беріледі, ол ашық Т0 транзисторы арқылы Сз конденсатордың РШ шинасына қосылуына және, Сз мен Сш-дағы зарядтардың қайта бөлуіне байланысты, Сз-дағы кернеудің өзгеруіне әкеледі. Ары қарай РШ шинасындағы кернеудің өзгерілуі Тз транзисторымен күшейтіледі және, таңдалған ЖЭ-нің Сз конденсаторының зарядына пропорционалды, сигнал күшейткіш шығысынан оқылады. Егер ЖЭ-нің күйі логикалық 1-ге сәйкес келсе, яғни Сз конденсатор Ес кернеу деңгейіне дейін зарядталған болса, онда ол РШ шинасына қосылған кезде Сз конденсаторы зарядының бір бөлшегі Сш сыйымдылығына ағады және РШ-дағы кернеу DU  мәніне артады (ал  Сз-гі, керісінше, сол мәнге кемиді).  Нәтижесінде Т3 транзистордың бекітпесіне (Ес/2 + DU) кернеуі беріледі және оқу күшейткішінің шығысында логикалық 0 сигналы пайда болады. Егер ЖЭ-нің күйі логикалық 0-ге сәйкес келсе, яғни Сз конденсаторы разрядталынған болса, онда бұл нөлдік ақпаратты оқыған кезде РШ шинасындағы кернеу DU мәніне кемиді(Сз мен Сш-дағы зарядтардың қайта бөлуіне байланысты) және, демек, оқу күшейткішінің кірісіне (Ес/2 - DU) кернеуі беріледі, ал оның шығысында логикалық 1 сигналы пайда болады.

 “0”-ді  оқу немесе “1”-ді оқу процестерін  талдай отырып оқылатын  сигналдың мәнін анықтау қиын емес. Ол шамамен келесідей болады: , яғни өте аз болады, өйткені С3 конденсаторының сыйымдылығы  разрядтық шинаның Сш сыйымдылығынан көп аз. Сонымен қатар, оқу кезінде және де жадылық С3 сыйымдылығын разрядтық шинаға қосқанда зарядтың өзгеруіне байланысты ақпарат бұзылады. Деректерді оқу кезінде орын алатын, бұл кемшіліктерді жою үшін, күшейткіш-регинераторлар пайдаланылады және де С3 сыйымдылығын үлкейтудің (жады элементінің ауданын үлкейтпей) және Сш сыйымдылығын кішірейтудің түрлі әдістері қолданылады.

 

Динамикалық жадының сұлбасы

Динамикалық жады микросхемасының жады ұяшықтары екі өлшемді матрица түрінде ұйымдастырылған. Жол және баған адрестері мультиплексирленген адрес (Multiplexed Address)  шинасы арқылы беріледі және сәйкесінше, RAS (Row Address Strobe) және CAS (Column Access Strobe) сигналдарының мәндерінің төмендеуі бойынша стробталады. Мультиплексирлеу кезінде жады элементтері матрицасының жол және баған адрестері микросхема корпусының тек бір шығаруларына ғана кезекті түрде беріледі. Сонымен адресті мультиплексирлеу адрестік желілер санын азайтуға, яғни микросхема корпусының шығыс сандарын азайтуға мүмкіндік береді. Ал бұл үлкен көлемді және де адрестерінің разрядтылығы жоғары DRAM микросхемалар үшін ерекше маңызды.

5.14-суретте динамикалық жады  сұлбасы берілген, онда ЖЭ матрицасы  бағандарының бірі ашылып көрсетілген. Кілт режимінде жұмыс істейтін nМДЖ-транзисторлар жады элементтері  қызметін атқарады. Жады құрылғысына  қатынас құрылғанға дейін  сигнал (жол адресін таңдау стробы) активті емес күйде тұрады, яғни жоғары деңгейге ие. тізбегіндегі жоғары деңгейлі кернеу 1-ші кілтті тұйықтайды және осының әсерінен США және СШВ жарты шиналарының паразиттік сыйымдылықтары зарядталады. сигналы, США және СШВ сыйымдылықтарының зарядталуына қажетті уақытқа дейін, жоғары деңгейде (пассивті күйде) тұрады. Синхрондық импульстерді қалыптастырғыш СИҚ1 күту режимінде тұрады, оның Ф2 шығысындағы кернеудің төменгі деңгейі, РША және РШВ жарты шиналары арасындағы үзіліске қосылынған, күшейткіш-регенераторды (онда дисбаланс - транзисторлар өткізгіштігінің асимметриясын құру үшін) дайындайды. Динамикалық жадының микросхемасына қатынас құрған кезде, адрестік шина бойынша ЖЭ матрицасының жолының адресі беріледі, осы әрекеттен соң сигналы активтелінеді де, төменгі деңгейлі кернеу күйіне көшеді.

           

 

5.14-сурет. Динамикалық жады сұлбасы

 

Төменгі деңгей, импульсінің құлаған сәтінен басталатын, қатынас құру циклі уақытының бар мезетінде сақталып тұрады. Төменгі деңгей мынаған әкеледі:

- 1-ші кілттің ажыратылуына және  Ес/2 кернеулі қорек көзінен РША және РШВ жарты шиналарынан өшірілуіне;

- СИҚ1 шығыстарында Ф1 және Ф2 синхрондаушы импульстердің қалыптасуына.

Ф1 сигналы жол адресінің PrX регистріне жүктелуіне рұқсат береді және DСX дешифраторының жұмысын ақтивтендіреді. PrX регистріндегі адрестің екілік кодына сәйкес DСX дешифратор ЖЭ матрицасы жолдарының бірін таңдайды.

Ф2 сигналы күшейткіш-регенераторларды триггерлік сұлбалардың режиміне қосады, сөйтіп оларды, РША және РШВ жарты шиналарындағы кернеу деңгейлерінің айырмашылықтарынан іске қосып, тұрақты күйге ауыстырады. Осының нәтижесінде күшейткіш-регенераторлардың А және В кіріс-шығыс нүктелерінде кернеудің толық деңгейлері қалыптасады. Бұл таңдалынған жолдың ЖЭ-дегі ақпаратты қалпына келтіруге мүмкіндік береді.

Оқу және жазу операцияларын орындау үшін сигналды (баған адресін таңдау стробын) активтендіру қажет. Бұл сигналдың мәні төмендеген кезде, яғни оның пассивті күйден (жоғары деңгейден) активті күйге (төменгі деңгейге) ауысуы кезінде МА мультиплекстелінген тізбегінде баған адресі болу керек. Адрес, сәйкес строб сигналының құлауына (мәнінің төмендеуіне) дейін, орнатылып болу керек және одан кейін де біршама уақыт адрестің болуы қажет. Осылайша, CAS сигналының құлауы бойынша жазу және оқу циклы басталады, оның минимальды ұзақтылығы жады жылдамдығының ерекшелігімен анықталынады.

 сигналының активтілігі (төмен  деңгейлі) кезінде келген  сигналы(ол да төменгі деңгейлі) жадының шағынсұлбасын таңдайды      (5.15-сурет). сигналы құлаған кезде СИҚ2 қалыптастырғышы қосылады, ол өзінің шығыстарында Ф3 және Ф4 синхрондайтын импульстердың екінші жұбын генерациялайды.

Ф3 импульсі баған адрестерін PrY регистріне жүктейді, ал Ф4 импульсі – DCY дешифраторды іске қосады, оның шығыстарының біріндегі жоғары деңгейлі сигнал таңдалған бағанның 2-ші кілтін ашады.

 

 

5.15-сурет. Динамикалық жадыны оқу және жазудың уақыт диаграммасы

 

Қатынас құру (жазу немесе оқу) типі W/R сигнал деңгейімен анықталады. Сигнал деңгейі жоғары кезде (W/R=1) таңдалған ЖЭ-дегі ақпарат биті РШ разрядтың шинасы арқылы және 4-ші тұйықталған кілт арқылы деректердің шығыс шинасына беріледі, ал сигнал деңгейі төмен жағдайда (W/R=0) ақпарат биті шығыс деректері сызығынан 3-ші кілт арқылы РШ разрядтық шинасына келіп түседі, осы жерден таңдалынған   ЖЭ-іне көшіріліп жазылады.

Айтылған оқу немесе жазу операциялары орындалады, егер DСX жол дешифраторының стробирлеу кірісімен байланыстырылған, CS кірісіне рұқсат сигналы (төменгі деңгейлі) берілген жағдайда. Бұл сигнал болмаған жағдайда (жоғары деңгейлі) жол дешифраторы іске қосылмайды, бұл көрсетілген адрес бойынша ЖЭ-ін таңдауға тыйым салуменен бірдей. Бұл жағдайда микросхема ақпаратты сақтау режимінде болады және оның шығыстары сыртқы деректер шинасынан ажыратылады.

Динамикалық жадының, оның жұмыс істеу принципінен байқалғандай,  ерекшелігі – конденсатордағы зарядты периодпенен қалпына келтіріп тұру (регенерациялаудың) қажеттілігі болып табылады.

Микросхемадағы регенерациялау матрицаның барлық жолдары бойынша бір мезгілде, оның кез-келген ЖЭ-не қатынас құруыменен жүзеге асырылады. Әрбір жолға қатынас құрудың максимальды периоды, динамикалық жадыдағы ақпаратты сенімді сақтау үшін, шамамен 8 - 64 мс-ті құрайды [8]. Матрицаның көлемі мен оның ұйымдастырылуына байланысты барлық көлемді бір мәрте регенерациялау үшін 512, 1024, 2048 немесе 4098 қатынас циклдары талап етіледі.

 

Динамикалық жадыны регенерациялау

 

Регенерация динамикалық жадының ішкі операциясы болып табылғандықтан ақпаратты сыртқы деректер шинасына беру талап етілмейді. Регенерация циклдары түрлі әдістермен ұйымдастырылуы мүмкін.

ROR циклы(RAS only Refresh) деп аталатын циклдың классикалық  әдіспен ұйымдастырылуында регенерациялау  тек  импульсінің төмендеуінде және сигналының жоғары деңгейінде ғана орындалады (5.16-сурет). Бұл жағдайда кезектегі регенерацияланатын жолдың адресі жады контроллерімен, кезекті регенерациялау циклының сигналының төмендеуіне дейін, ұсынылады  

 

                     

                   5.16-сурет. Динамикалық жадының регенерациялау циклдары

 

Регенерациялау циклын ұйымдастырудың басқа әдісінде (5.16-сурет) импульсі, сигналының төменгі деңгейінде активтеледі (әдеттегі қатынас құру циклында мұндай жағдай болмайды). CBR (CAS Before RAS) циклы деп аталатын, бұл регенерациялау циклы қазіргі замандағы жадылардың барлық микросхемаларында қолдау табады. Бұл жағдайда ЖЭ матрицасының регенерацияланатын жолының адресі жады микросхемасының ішкі санауышымен қалыптасады. Контроллердің функциясына тек осындай циклдарды құрастыру ғана кіреді. импульсының төмендеуі кезінде W/R сигналы жоғары деңгейлі жағдайда болу керек.

CBR циклының  бірнеше түрлері бар: жасырын  регенерациялау циклы, энергияны  сақтау режиміндегі дербес регенерациялаудың  циклы және т.б.