Жартылай өткізгішті жадтайтын құрылғылар

5.2-суретте адрес тізбектерінің және R/W мен басқару сигналдарының, 64Kx1 түрiнде ұйымдастырылуы бар ҮИС негiзiнде құрастырылған сыйымдылығы 512 Kx8, яғни 512 Кбайт-қа тең, жады модулiнiң бiр жолындағы микросхемаларына қосылу сұлбасы келтiрiлген.  

5.2-сурет.  Сақталынатын сөздің  разрядтылығын өсіру кезіндегі ЖҚ-ның ұйымдастырылуы

Жады модулi  8 жол мен 8 бағаннан тұратын ҮИС матрицасы түрiнде ұйымдастырылған. Матрицаның жолындағы ҮИС-тердің саны (бағандардың саны) сөздiң разрядтылығына сәйкес. 5.2-суретте көрсетiлгендей шинаның интерфейсiнен адрестің кiшi тізбектері А15 – 0 және R/W мен басқару сигналдары барлық ҮИС-терге берiледi. Жады модулiндегi iшкi байланыстар санын азайту үшiн кiрiс пен шығыс деректердің тізбектері бiр қосбағытты тізбекпен ауыстырылған. Жазу кезiнде 8 – разрядты сөз қосбағытты деректер тізбектері арқылы матрицаның таңдалынған қатарындағы ҮИС-тердің DI кiрiстерiне берiледi. Әр ҮИС-тің  D0 шығысынан көрсетiлген адрес бойынша ақпараттың бiр битi оқылады. ҮИС-тердің D0 кiрiстерi 8 – разрядты шинаның сәйкес разрядтарына қосылғандықтан, соңғыдан 8 – разрядты сөз оқылады. Сонымен, сөз ұзындығын арттыру қосымша техникалық құралдардың пайдалануын талап етпейдi және бiрнеше бiркелкi ҮИС-тердің параллельді қосылуының көмегiмен орындалады.

Жады модулiнде сақталатын сөздердiң  санын арттыру мәселесiн жүзуге  асыру бiршама қиынырақ. Сөздер санының арттырылуы адрестік шинаның разрядтылығын арттыруды талап етедi. Практика жүзiнде, нақты типтi шағын- сұлба үшiн, адрестік сөздiң белгiлi бiр разрядтылығында, жады модулiндегi сөздер санын арттыру мәселесі қосымша дешифратордың пайдалануыменен шешiледi.  Бұл жағдайда дешифратор, кiрiстерi және шығыстары бойынша параллельді қосылған, бiрнеше микросхемалардың iшiнен бiреуiнiң жұмыс iстеуiне рұқсат ететін сигналды қалыптастыру үшiн қолданылады. Осындай шешiм  5.3-суретте бейнеленген, мұнда A18-0 адрестік тізбектер мен R/W  және басқару сигналдарының, сыйымдылығы   64Кх1-ге тең шағынсұлба негiзiнде жүзеге асырылған 512Кх8 ұйымдастырылуы бар, жады модулiнің микросхемалар матрицасының бiр бағанының микросхемаларына қосылу сұлбасы көрсетiлген.

       5.3-сурет. Сақталатын сөздер санын өсірудегі ЖҚ-ның ұйымдастырылуы

 Осылай ұйымдастырылған микросхемалар 16 разрядты адрестік тізбектермен басқарылады,  олар арқылы шинаның интерфейсiнен барлық микросхемаларға адрестің A15,A14,...,A0 кiшi биттерi жiберiледi. Адрестің А18, А17 және А16 үш үлкен биттерi (разрядтары) шинаның интерфейсiнен қосымша дешифратордың адрестік кiрiстерiне берiледi. Дешифратордың шығыстарында, сәйкес микросхемалардың кiрiстерiне берiлетiн, микросхемалар матрицасының жолына рұқсат ету сигналдары қалыптасады. Бұл жағдайда жады модулiнiң микросхема матрицасының сегіз жолының ішінен, керектi ақпарат оқылатын, бiр жолы таңдалынады.

5.3-суретте көрсетілген сұлба үшiн, адрестің үш үлкен А18, А17 және А16 разрядтарын бергенде дешифратор, 1 биттік ақпаратты сақтайтын, бiр ғана микросхеманы таңдайды. Қалған микросхемалардың, бiр-бiрiмен монтажды қосылынған, DO шығыстары шығыс  деректер шинасымен байланыста болмайды. Кiрiс деректердiң әр битi барлық 8 микросхемаларға бiр уақытта берiледi. Кiрiс DI және шығыс DO деректер тізбектері бiр қосбағытты тізбекке бiрiктiрiлген. Сонымен, сөз ұзындығы, жады модулiнiң сыйымдылығы және ұйымдастырылуы, бұл модульде пайдаланатын, микросхемалар санынан және олардың өзiндiк (iшкi) ұйымдастырылуынан тәуелдi болады. Мысалы, 512 Кбайт жады модулiн құрастыру үшiн 64Кх1  ұйымдастырылуы бар 64 микросхемалар керек. Жоғарыда көрсетiлгендей, мұндай модуль, әрқайсысында 8 шағынсұлбалар бар, 8 жол түрiнде ұйымдастырылады. Сыйымдылығы дәл осындай жады модулiн, әр жолында бір микросхемадан бар  8 ғана, ұйымдастырылуы 64Кх8 түріндегі,  микросхемалар көмегiмен құрастыруға болады. Басқа сөзбен айтқанда, микросхемалардың сөздiк (бiркоординатты таңдау, бiрөлшемдi адрестеу) немесе матрицалық (екiкоординатты таңдау, екiөлшемдi адрестеу) ұйымдастырылуы болу мүмкiн. Жады микросхемаларының сөздiк ұйымдастырылуы құрылымы 2D-типті ЖҚ-лар үшін тән, ал матрицалық ұйымдастырылу, әдетте, 3D типтi құрылымы бар ЖҚ-ларда  болады.

Жады микросхемаларының сөздiк ұйымдастырылуында бiрөлшемдi адрестеу жүзеге асады, бұл кезде микросхеманың таңдалынған жолының барлық жадтау элементтерiне (ЖЭ) қатынас құру жүзеге асырылады. Сөз немесе сөз бөлiгiн сақтауға арналған, ұяшық болып табылатын, микросхеманың ЖЭ-тер матрицасының жолын таңдау, микросхеманы таңдау сигналы бар болған жағдайда бiр, 2m – нен “1”  логикасы бойынша жұмыс iстейтiн, адрестік  дешифратор (DC-декодер) көмегiмен жүзеге асады; мұндағы m – DC кiрiстерiнiң саны, 2m – сөздi (қатарды) таңдау тізбектері деп аталатын DC шығыстарының саны. 2m саны жады микросхемасында сақталынатын сөздердің К санына сәйкес. Дешифратордың m кiрiс тізбектеріне керектi жолдың, яғни микросхемалар ұяшығының адресі берiледi және, соған сәйкес, 2m сөздi таңдау тізбектерінің бiреуiнде логикалық “1” сигналы, ал басқаларында – логикалық “0” сигналы орнатылады. Сөздi таңдау тізбегіндегі логикалық “1” сигналы оқу немесе жазу операциясының, микросхеманың таңдалынған жолының барлық  ЖЭ-де, орындалуына рұқсат бередi.

5.4-суретте, мысалы ретiнде, сыйымдылығы 16 бит және 4х4 сөздiк ұйымдастырылуы бар жады микросхемасының үзiндiсінiң құрылымдық сұлбасы бейнеленген. Бұл құрылымға жады элементтерінің (ЖЭ) 4х4 матрицасы, бірөлшемді адрестеу үшін дешифратор және жады микросхемасының шығыстары мен кірістеріндегі логикалық элементтер (ЛЭ) кіреді. ЖӘНЕ ЛЭ-тері, жады элементтерінде  жазу операциясы орындалғанда (W/R=0), DI0, DI1, DI2 және DI3 кіріс тізбектерінен ақпаратты қабылдау үшін және, (W/R=1) оқу операциясы орындалған кезде, сол ЖЭ-ден DО0, DО1, DО2 және DО3 шығыс тізбектеріне ақпаратты шығару үшін қолданылады. Сөздік ұйымдастырылуы(бірөлшемді адрестеуі) бар микросхемалар ақпараттық сыйымдылығы салыстырмалы аз, құрылымы 2D типті ЖҚ-да қолданылады.

                            5.4-сурет. 4х4 сөздік ұйымдастырылуы бар жады  
                                            ҮИС-ң үзіндісінің құрылымдық сұлбасы

Сақталынатын сөздің берілген разрядтылығында сөздік ұйымдасты-рылуы бар жады микросхемасының сыйымдылығының арттырылуы тек сөз санының, б.а. матрица жолдарының санының арттырылуына байланысты. Бұл DC шығыстар санының үлкейуіне, б.а. оның құрылымының күрделенуіне әкеледі. Мысалы, m = 10 адрестік кірісте DC-ның шығысы 210 = 1024-ке тең болады. Оның әрқайсысы жолдағы ЖЭ-мен қосылуы керек.

Осылайша, адрестік DC-ның мөлшерін және, демек, ЖҚ микросхемасының сыртқы шығыстарының санын кеміту, сондай-ақ жиектеудің ендірілген сұлбаларын (жазу және оқу күшейткіштерін) жеңілдету үшін матрицалық ұйымдастырылуы бар ЖҚ-ның микросхемалары қолданылады, оларда ақпаратты жазу-оқу әр бит бойынша жүзеге асырылады, Ол үшін матрицалық ұйымдастырылуы бар микросхемаларда m/2 адрестік кірісі және 2m/2 шығыс линиялары бар (m–жұп сан, ЖЭ-тер матрицасы квадратты деп есептеледі) екі, екікоординаттық таңдауды жүзеге асыратын, DCX және DCY дешифраторлары қолданылады. DCX дешифраторы ЖЭ матрицасының жолдарын, ал DCY – бағандарын таңдайды. Бұл екі дешифраторлардағы шығыс тізбектерінің жалпы саны мынаған тең 2*2m/2=2m/2+1, бұл сан, сөздік ұйымдастырылуы бар микросхемалардағы, жалғыз адрестік DC-ның шығыс линияларының санынан (2m) әлдеқайда кем.

Матрицалық ұйымдастырылуы бар жады микросхемалар негізінде құрылымы 3D типті “үшөлшеді” ЖҚ-лар құрастырылады. Мұндай ЖҚ-ларда бірнеше микросхемалар екі DCX және DCY дешифраторларымен басқарылады, олар осы дешифраторларға қатысты бір-бірімен параллелді қосылады. Әр ЖЭ матрицасынан бір битті ақпарат оқылады, ал матрицалардың саны сақталатын сөздің разрядтылығына тең.

5.5-суретте матрицалық ұйымдастырылуы  бар ЕТЖҚ-ның құрылымдық сұлбасы  көрсетілген. Бұл құрылым ЖЭ матрицасынан, DCX жол және DCY баған дешифраторларынан, жазу және оқу күшейткіштерінен тұрады. Матрицаның әрбір ЖЭ-нің жол және баған нөмірлерімен анықталатын жеке адресі болады. Жол мен бағанды таңдау тізбектерінің қиылысында орналасқан ЖЭ-нің жұмыс режимдері осы тізбектеріндегі сигналдардың логикалық  деңгейлерімен (мәндерімен) анықталады. Матрицалық ұйымдастырылуы бар ЖҚ-ға қатынас құрғанда 2m ЖЭ-тердің ішінен, таңдау тізбектерінде логикалық “1” сигналдары бар жол мен бағанның қиылысында орналасқан, бір ғана ЖЭ таңдалады. Қалған ЖЭ-дің барлығы (жол мен бағанды таңдаудың сәйкес тізбектеріндегі логикалық сигналдардың конъюнкциясы “0”-ге тең) сақтау режимінде болады және олар, барлық ЖЭ-тер үшін, ортақ деректер шинасынан электрлік үзілісте болады.

                                5.5-сурет.  Матрицалық ұйымдастырылуы бар

                                                   ЖҚ-ның құрылымдық сұлбасы

Егер жұмыс (жазу және оқу) режимін басқару сигналы W/R “0”-ге тең болса, онда сәйкес адрес бойынша таңдалған ЖЭ-тен, ортақ деректер шинасы және оқу күшейткіші арқылы DO шығысына берілетін, биттік ақпарат оқылады. ЖЭ-не жаңа ақпаратты жазу үшін, жазба күшейткішін ашатын, логикалық “1”-ге тең жазбаны рұқсат ету W/R сигналы беріледі. Бұл кезде кіріс биттік ақпарат жазба күшейткіші арқылы ортақ деректер шинасына түсіп, одан ары таңдалынған ЖЭ-не жазылады.

Жоғарыда айтылған оқу және жазу операциялары, DCX жол дешифраторының стробирлеу кірісімен қосылынған, CS кіріске кристалдың рұқсат ету сигналы (CS =1) берілсе ғана орындалады. Бұл сигнал болмаған жағдайда (CS =0) DCX дешифраторының және, сол себепті, жады микросхемасының жұмыстары бұғатталады. Басқаша айтқанда, жады микросхемасы сақтау режиміне өтеді, ал оның шығысындағы оқу күшейткіші жоғарғы кедергілі үшінші жағдайға ауысады және ол шинаның ағымдағы интерфейсінің разрядты тізбегінен үзіледі. Қарастырылған матрицалық ұйымдастырылуы бар жады микросхемасында 2m*1 кодалық сөздердің сақталуы қамтамасыз етіледі, б. а. берілінген адреске бір битті ақпарат сәйкес келеді. Сәйкес екіөлшемді ЖҚ-ның микросхемалары сөздегі қалған биттер үшін пайдаланылады.

ЕТЖҚ-ға қатынас құрғанда, саны кодалық сөз (ұяшық) разрядтылығына сәйкес келетін, белгілі микросхемалардың жиыны таңдалады. Осымен бірге DCX қатарлар мен DCY бағандар дешифраторлары таңдалынған жиынның барлық микросхемаларына (ЖЭ матрицаларына) бірдей жұмыс істейді. Соныменен, ұяшықтың барлық биттері (разрядтары) бір мезгілде адрестеледі. Айта кету керек, мұнда дешифраторлардағы таңдалынған тізбектердің саны артпайды. Одан басқа, екікоординатты таңдау әдісін пайдалану жадының микросхемасының құрылымын едәуір жеңілдетеді. Ол кристаллдың берілген ауданында ЖҚ-ның үлкен сыйымдылығын алуға мүмкіндік береді.

Сөздердің разрядтылығын арттыру және ЖЭ матрица жолдарын кеміту арқылы адресті дешифрлеуді жеңілдету, сондай-ақ кіріс және шығыс тізбектерінің санын азайту сияқты операциялар, сөздің әрбір биті үшін бір ғана екібағытты тізбекті қолданатын, құрылымы 2DM типті ЖҚ-да пайдаланатын селекторлы сұлбалары(демультиплексорлары және мультиплексорлары) бар микросхемаларда жүзеге асады Селекторлары бар 2DM типті ЖҚ құрылымын қарастырайық (5.6-сурет).

       5.6-cурет. Екібағытты деректер селекторы бар 2DM типті ЖҚ-ның            
                                                      құрылымдық сұлбасы

2k*m*2n-k өлшемді ЖЭ-ң тікбұрышты матрицасының жолын таңдау, кірісіне адрестің кіші разрядтары А1 = Ак-1 ... А0 берілетін, DCx жолдар дешифраторы көмегімен жүзеге асады. Адрестің үлкен разрядтары               А2 = Аn-1 ... Аk селекторды басқару үшін қолданылады. Селектордың көмегімен таңдалынған ЖЭ матрицасында 2n-k ЖЭ тобынан m-разряды сөз мультиплексирленеді. Селектор әр ЖЭ тобынан бір биттен таңдайды. Мұнда CS сигналының рұқсатыменен W/R сигналының мәніне байланысты ақпарат (m разрядты сөз) таңдалынған жолдың m мультиплексирленген ЖЭ-леріне жазылады немесе осы ЖЭ-лерден оқылып деректердің сыртқы шинасына беріледі.

Айта кету керек, құрылымы 2DM типті ЖҚ-да, ЖЭ матрицасының жолдарының өте ұзын болуына байланысты, оның жолдарының санын және, демек, дешифратор шығыстарының санын кеміту мүмкіндігі туады. Сол себепті құрылымы 2DM типті ЖҚ микросхемаларын разрядтылығы үлкен ақпараттық сөздерді жазғанда-оқығанда қолдану орынды. Қарсы жағдайда құрылымы 2DM типті ЖҚ-ның сұлбатехникалық жүзеге асырылуы үлкен аппараттық шығындарға әкеледі.

Жоғарыда қарастырылған ұйымдастырылуы әртүрлі жады микросхемаларының құрылымдық сұлбалары еркін таңдайтын ЖҚ-лар жұмысының жалпы принциптері мен ерекшеліктерін түсіну мүмкіндігін береді. Әрі қарай статикалық және динамикалық типті жадылардың кейбір элетрондық сұлбаларын және олардың толық жұмыс сипаттамасын қарастырамыз.

5.3. Статикалық жады

Статикалық жады – SRAM (Static Random Access Memory) динамикалық (DRAM) жадыға қарағанда статикалық режимде (яғни оған қатынас құру орындалмаған кезде), қорек көзіне қосылған жағдайда, ақпаратты қажет болған ұзақ уақытқа дейін сақтай алады. Еркін түрде таңдайтын статикалық жадының жады элементтері(ЖЭ) ретінде, екі тұрақты күйі бар, қарапайым статикалық триггерлер қолданылады. Бұл элементтер, динамикалық жадының ЖЭ-терімен салыстырғанда, айтарлықтай күрделі және кристаллда көп орын алады, бірақ олардың басқарылуы қарапайым және регенерация үрдісін талап етпейді. Статикалық жады құрылғыларының сыйымдылығы, жылдамдығы және тұтынатын қуаты жады элементтерінің жасалу технологиясымен және сұлбатехникасымен анықталады, олар биполярлы транзисторлар және МОП-сұлбалар негізінде жасалынады.

Биполярлы ТТЛ-, ЭБЛ- және И2Л сұлбаларынан жасалған жады элементтерінің жылдамдығы өте жоғары, бірақ бағасы қымбат. Мұндай жады элементтеріндегі статикалық жады құрылғыларының қатынас құру уақыты бірнеше наносекундты құрайды, бұл олардың процессордың, күту тактыларын қажет етпей, жүйелік шина жиілігінде жұмыс істеуіне мүмкіндік береді. nМДЖ- және КМДЖ-сұлбаларынан жасалған жады элементтері экономикалық тұрғыдан тиімді болып келеді, олар аз қуатты батареялармен қоректену кезінде ақпаратты ұзақ уақыт сақтауға мүмкіндік береді. Сондықтан олардың қатынас құру уақыты 100 наносекундтан асқанымен, PC конфигурациялы жадысында кеңінен қолданылады.