Автор работы: Пользователь скрыл имя, 19 Ноября 2014 в 18:35, доклад
Мультиплексор - устройство, которое осуществляет выборку одного из нескольких входов и подключает его к своему выходу.
Название произошло от английского Multiplexer. Другими словами мультиплексоры подключают один из входных к выходному под действием управляющего (адресного) кода.
Мультиплексор имеет информационные входы (D0, D1…), адресные входы (А0, А1…), вход С для подачи стробирующего сигнала и один выход Q.
Символически мультиплексор можно представить многоканальным коммутатором, имеющим одностороннюю передачу данных (рис. 1.1).
По назначению модуля счета различают:
- двоичные счетчики, модуль счета которых равен целой степени числа два
М = 2n,
где n – число используемых триггеров;
- двоично-кодированные, в которых модуль счета может быть любым число, не равным 2.
Наибольшее распространение получили двоичные счетчики, а из двоично-кодированных чаще всего применяют двоично-десятичные. Счетчики с другим модулем счета можно получить путем введения дополнительных связей между разрядами.
По направлению счета счетчики бывают:
- суммирующие (прямого счета), в которых происходит увеличение состояния счетчика – инкремент;
- вычитывающие (обратного счета), в
которых состояние счетчика
- реверсивные, которые по управляющему сигналу могут как увеличивать, так и уменьшать своё состояние.
Как и все цифровые устройства, счётчики бывают синхронные и асинхронные. Быстродействие счетчиков характеризуется временем установления в нем нового состояния, а также максимальной частотой следования поступающих импульсов.
В данной работе был использован двоичный счётчик на двухступенчатых триггерах, а именно на JK-триггерах.
Прежде чем рассматривать JK-триггеры, рассмотрим само понятие «триггеры».
Триггер – это устройство, имеющее два устойчивых состояния и способное под действием внешних сигналов переключаться из одного состояния в другое. При этом напряжение на его выходе изменяется скачкообразно.
Способность поддерживать устойчивое состояние на выходе без изменения при отсутствие входных сигналов вдоль угодно длительный интервал времени обуславливает применение триггеров в качестве элементов памяти. В общем случае триггер содержит собственно элемент памяти и входную комбинационную схему, преобразующую входные сигналы триггера в сигналы, требуемые для управления элементом памяти.
Особенностью последовательных логических устройств является их зависимость не только от действующих в настоящий момент на входе логических сигналов, но и от тех значений переменных, которые действовали на входах в предыдущие моменты времени. Очевидно, что для выполнения этого условия значения предыдущих переменных должны быть запомнены логическим устройством. Таким образом, триггер, выполняя функцию памяти, является неотъемлемой частью любого последовательного устройства.
Триггер – это простейший цифровой автомат с памятью, способный хранить 1 бит (binary digit - двоичный разряд информации).
В основе любого триггера находится регенеративное кольцо из двух инверторов, охваченных глубокой положительной обратной связью. Поэтому переход из одного состояния в другое происходит лавинообразно за очень короткое время.
Триггер имеет два выхода: прямой и инверсный, значения сигналов которых всегда противоположны.
Существующие типы триггеров классифицируются по различным признакам. Наиболее часто используется классификация по типу используемых информационных входов. Приняты следующие обозначения входов триггеров:
S – раздельный вход установки триггера в единичное состояние по прямому выходу Q (Set - установка); Q = 1;
R – раздельный вход установки триггера в нулевое состояние по прямому выходу Q (Reset - сброс); Q =0
J –вход установки универсального триггера в состояние 1 (jerk – резко включить); Q =1;
K – вход сброса универсального триггера в состояние 0 (kill - резко выключить);Q=0;
D –информационный вход переключения триггера в состояние, соответствующее логическому уровню на этом входе. В различных источниках по-разному объясняют происхождение названия этого входа: от слова Delay – задержка, состояние триггера повторяет входной сигнал, но с задержкой , определяемой тактовым импульсом; от слов Data input – на вход подаётся информация предназначенная для записи в триггер;
T – счетный вход (Toogle - переключатель);
C – синхронизирующий вход (Clock).
Наименование триггеров определяется типами его входов. Микросхемы, составляющие подгруппу триггеров, имеют в маркировке букву Т.
По моменту реакции на входной сигнал триггеры подразделяют на асинхронные (нетактируемые), изменяющие своё состояние непосредственно в момент изменения сигнала на его информационных входах и синхронные (тактируемые), изменяющие своё состояние лишь в строго определённые (тактовые) моменты времени, соответствующие воздействию активного синхросигнала на его синхронизирующем входе С, и не реагирующее на любые изменения информационных сигналов при пассивном значении сигнала на синхроводе.
По виду активного логического сигнала, действующего на входах, триггеры различают на статические – управляемые уровнем, и динамические – управляемые перепадом (фронтом) входного сигнала.
По характеру процесса переключения триггеры делятся на одноступенчатые, где переключение происходит сразу, и двухступенчатые – по этапам.
Триггер с двухступенчатым запоминанием информации состоят из двух триггерных структур. Одна называется ведущий триггер, а другая – ведомый.
Оба триггера синхронные, но имеют противоположные синхроводы. В двухступенчатом триггере устраняются противоречия между процессами хранения старой и приёма новой информации.
Итак перейдём к триггерам, которые были задействованы в данной работе, т.е. JK-триггеры.
JK-триггеры - это двухступенчатые универсальные синхронные триггеры.
Универсальность заключается в том, что на их основе можно сделатьлюбой другой тип логических триггеров RS, D, T.
Условное изображение JK-триггера показано на рис. 3.1.
Рис.3.1
Вход J устанавливает в единичное состояние
Q=1 при J=1.
Вход К устанавливает триггер в нулевое состояние
Q=0 при К=0.
При К=0 и J=0 в JK-триггере сохраняется предыдущее состояние: Qn+1=Qn.
JK-триггер не имеет запрещённых входных комбинаций, т.е если на оба входа подать активный логический уровень, то триггер перейдёт в состояние, противоположное предыдущему: Qn+1= Q при J=K=1 (таблица 3.1).
Таблица 3.1.
Таблица переходов JK-триггера.
J |
K |
C |
Qn+1 |
- |
- |
0 |
Qn |
0 |
0 |
1 |
Qn |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
Qn |
JK-триггеры – это более сложные триггеры, которые вследствие своей универсальности и отсутствия запрещённых комбинаций, находит широкое применение в цифровой технике.
Таким образом,
счетчик является
4. ДЕШИФРАТОР У4.
Прежде чем затрагивать тему дешифраторы, рассмотрим понятие «шифратор», его назначение и применение, т.к. дешифратор является устройством, выполняющим обратные функции шифратора.
Шифратор преобразует сигнал, поданный только в один входной провод, в выходной параллельный двоичный код на выходах шифратора. Шифратор также называют кодером (CD). Таким образом, подача сигнала на один из входов приводит к появлению на выходах двоичного числа, соответствующего номеру возбуждённого входа. Полный шифратор имеет 2n входов и n выходов (рис. 4.1, а)
В отечественных схемах шифраторы обозначаются буквами ИВ, например К155ИВ1.
Шифраторы также применяются для преобразования десятичных чисел в двоичную систему счисления (рис. 4.1, б), тогда число входов меньше 2n, где n – число выходов. Например, шифратор на рис.4.1, б, при возбуждении одного из десяти входов (х0, х1, … , х9) формирует на выходах двоичный код номера возбуждённой входной линии. Так, при подаче сигнала на вход х9 на выходах появится код 1001.
Применение шифраторов приводит к сокращению количества сигналов в цифровых устройствах (линий передачи). Также шифраторы используют в разнообразных устройствах ввода информации в цифровые системы. Рассмотрим таблицу истинности шифратора, преобразующего десятичные числа 0, 1, 2,…9 в двоичное представление в коде 8421.
Таблица4.1.
Таблица истинности шифратора.
Номер входа |
Выходной код | |||
y8 |
y4 |
y2 |
y1 | |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
2 |
0 |
0 |
1 |
0 |
3 |
0 |
0 |
1 |
1 |
4 |
0 |
1 |
0 |
0 |
5 |
0 |
1 |
0 |
1 |
6 |
0 |
1 |
1 |
0 |
7 |
0 |
1 |
1 |
1 |
8 |
1 |
0 |
0 |
0 |
9 |
1 |
0 |
0 |
1 |
Входные и выходные сигналы могут быть как прямыми, так и инверсными.
Помимо информационных входов, шифраторы содержат дополнительные, обеспечивающие разрешение ввода и вывода, осуществление расширения без привлечения дополнительных цепей.
При работе шифратора в составе цифрового устройства возможен приход сигналов на несколько входов. В этом случае необходимо выбрать тот вход, которому предоставляется право первоочерёдного обслуживания.
Поэтому шифраторы осуществляют приоритетное кодирование входных сигналов с входа с наивысшим приоритетом.
Таким образом, при наличии на входах нескольких возбужденных линий на выходе будет та комбинация, которая соответствует старшему (приоритетному) входу.
Итак, как я упоминала выше, дешифратор является устройством, которое выполняет функции обратные функциям шифратора, т.е. дешифратор преобразует код, поступающий на его входы, в сигнал только на одном из его выходов, т.е. двоичные дешифраторы преобразуют двоичный код в код «1 из N».
Активным всегда является только один выход дешифратора, причем номер этого выхода однозначно определяется входным кодом.
Дешифраторы относятся к комбинационным устройствам. На принципиальных схемах в условном обозначении дешифраторов ставятся буквы DC (от английского Decoder) (рис. 4.2). входы дешифраторов обозначаются двоичными весами 1248. В отечественных микросхемах маркировка дешифраторов содержит две буквы ИД, например, К555ИД, 564ИД5.
Рис. 4.2
Если число адресных входов дешифратора n, то максимальное число выходов 2n. В этом случае дешифратор называют полным. Если число выходов меньше 2n, то дешифратор называют неполным.
Работа дешифраторов описывается таблицей истинности, обратной таблице истинности шифратора. В них входные и выходные сигналы меняются местами. Входные сигналы представлены в коде 8421. В выходной колонке обозначен номер активного выхода.
Таблица 4.2.
Таблица истинности шифратора.
Входной код 8421 |
Номер выхода в Десятичной системе | |||
Х8 |
Х4 |
Х2 |
Х1 | |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
2 |
0 |
0 |
1 |
1 |
3 |
0 |
1 |
0 |
0 |
4 |
0 |
1 |
0 |
1 |
5 |
0 |
1 |
1 |
0 |
6 |
0 |
1 |
1 |
1 |
7 |
1 |
0 |
0 |
0 |
8 |
1 |
0 |
0 |
1 |
9 |
Информация о работе Устройство умножения двоичных положительных чисел