Перемножитель двух четырехразрядных двоичных кодов положительных целых чисел с индикацией результата на трехразрядном семисегментном д

Министерство  образования и науки РФ Московский  Государственный Открытый Университет Факультет информатики  и радиоэлектронике Кафедра информационных систем и измерительных технологий             Курсовой проект   по дисциплине: «Электроника и МП-техника.Ч.2.»   Тема: « Перемножитель двух четырехразрядных двоичных кодов положительных целых чисел с индикацией результата на трехразрядном семисегментном десятичном индикаторе»              Выполнил             студент 4 курса        спец. 200106                         Осин Д. А.              шифр 603700     Москва 2010 г.

 

Московский  Государственный Открытый Университет

им. В.С.Черномырдина

 

Факультет              КИТ                  Кафедра                   ИСИТ                  .

Специальность  Информационно-измерительная техника и технология  .

 

Задание

 

На  курсовой проект      получил студент 4 курса                               

Шурыгин Сергей Алексеевич                       шифр 611578.

 

1.Тема работы: Разработать электрические структурную, функциональную и принципиальную схемы делителя частоты последовательности прямоугольных импульсов с выбираемым коэффициентом деления с индикацией результата на трехразрядном семисегментном индикаторе.

2.Исходные данные: Уровни логических напряжений входа и выхода совместимы с ТТЛ, частота входных импульсов (0 до 1)МГц ,скважность импульсов -2, Rнагр-2кОм, диапазон задаваемого коэффициента деления -001-999 с шагом1.

3.Содержание пояснительной  записки: Введение, разработка электрических структурной и функциональной схем, разработка электрической принципиальной схемы, заключение.

 

 4.Перечень графического материала: Схема электрическая принципиальная.

 

5.Дата выдачи задания______________________________________

 

6.Срок сдачи проекта________________________________________

 

 

Задание выдал  _____________________        _________________

                                                                                         (подпись)

 

Задание принял_____________________        _________________

                                                                                                                       (подпись)

 

СОДЕРЖАНИЕ.

 

    1. Задание…………………………………………………………………………..….………….1

    2. Введение……………………………...……….……………………………………….……...3

   3. Разработка структурной схемы…………………………………………...……..…4

    4. Разработка функциональной схемы…………….……………………..…..…....5

    5. Разработка электрической принципиальной схемы…..………………...12

    6. Заключение…………………………....…………………….……………………………....20

    7.Список  литературы…..………………….………………………………………...……...22

 

 

 

 

                                                     Введение.

В данном курсовом проекте требуется разработать электрические структурную, функциональную и принципиальную схемы делителя частоты последовательности прямоугольных импульсов с индикацией результата на трехразрядном семисегментном индикаторе. Заданием также указано, что уровни логических напряжений входа и выхода совместимы с ТТЛ ,частота входных импульсов (0 до1 )МГц, скважность импульсов 2, Rнагр-2кОМ,

диапазон задаваемого коэффициента деления - 001- 999 с шагом 1.

Транзисторно-транзисторная  логика (ТТЛ, TTL) — разновидность  цифровых логических микросхем, построенных  на основе биполярных транзисторов и  резисторов. Название транзисторно-транзисторный возникло из-за того, что транзисторы используются как для выполнения логических функций (например, И, ИЛИ), так и для усиления выходного сигнала (в отличие от резисторно-транзисторной и диодно-транзисторной логики).

При разработке схемы перемножителя будет преимущественно  использоваться элементы ТТЛ серии К555. Аналогичная зарубежная серия имеет название 74LS (т. е. low Schottky - что можно трактовать как экономичная серия с применением переходов Шотки). Для микросхем серии К555 мощность, потребляемая одним элементом, Р_пот = 2 мВт при времени t_{зд. р. ср} = 9,5 нс, поэтому потребляемая энергия переключения Э_пот = 19пДж.

В электрической  схеме элемента серии К555 вместо многоэмиттерного транзистора использована матрица диодов Шотки. Микросхемы серии К555, по быстродействию соответствуют серии К155 (потребляемый ток уменьшен в пять раз!), по экономичности уступают микросхемам серии К134 (1 мВт) всего в 2 раза, но в итоге потребляют энергию на перенос 1 бита информации в 1,5 раза меньше. Сейчас микросхемы серии К555 вытеснили из аппаратуры серию К134 и по мере наращивания номенклатуры служат эффективной заменой для микросхем самой массовой, стандартной серии К155.

1. Разработка структурной схемы

 

Разработаем, исходя из условий задачи, электрическую  структурную схему арифметического перемножителя двух четырехразрядных двоичных кодов положительных целых чисел с индикацией результата на трехразрядном семисегментном десятичном индикаторе (рисунок 1).

 

Рис. 1. Структурная схема перемножителя.

 

Принцип действия данной схемы следующий. На вход матричного перемножителя поступают два четырёхразрядных двоичных положительных числа. В перемножителе числа обрабатываются по законам алгебры логики, и в виде двоичного кода подаются на преобразователь двоичного кода в двоично-десятичный. Наличие данного преобразователя в схеме обуславливается трудностью в прямом преобразовании двоичного кода в семисегментный.

С выхода преобразователя  двоичного кода в двоично-десятичный данные в виде трёх слов двоично-десятичного  кода поступают на вход преобразователя двоично-десятичного кода в семисегментный, который в свою очередь взаимодействует непосредственно с семисегментным десятичным индикатором.

2. Разработка функциональной схемы

На основе структурной  схемы разработаем электрическую  функциональную схему.

 

1.  Матричный перемножитель.

Правила выполнения арифметических действий в двоичной системе счисления наиболее просты. Умножение в двоичном коде выполняется аналогично умножению десятичных чисел – столбиком. Приведем в качестве примера выполнение умножения столбиком двух четырёхрядных двоичных чисел:

 

Из примера  видно, что умножение реализуется  операциями суммирования и сдвига. Существует несколько методов построения умножителей. Наиболее проста в схемотехнической реализации матричная организация перемножителя, показанная для четырёхразрядных положительных двоичных чисел на рисунке 2. Для формирования произведения четырёхразрядных двоичных чисел требуется вычислить четыре частичных произведения. В двоичной арифметике требуется выполнять умножение только на числа 0 и 1. Поскольку в одном разряде правила выполнения арифметического и логического умножений совпадают, то для формирования частичного произведения можно воспользоваться логическими элементами «2И». Из серии К555 для этих целей подойдёт элемент К555ЛИ1 (четыре логических элемента 2И).

Для формирования частичного произведения, кроме операции умножения на один разряд, требуется  осуществлять его сдвиг влево  на число разрядов, соответствующее весу разряда множителя. Сдвиг можно осуществить простым соединением соответствующих разрядов частичных произведений к необходимым разрядам двоичных сумматоров. Первый сумматор суммирует первое и второе частные произведения. При этом самый младший разряд первого частного произведения согласно примеру не нуждается в суммировании. Поэтому он подаётся на выход умножителя непосредственно. А два остальных разряда первого частного произведения подаются на входы A первого сумматора со смещением вправо на один разряд. На свободный старший разряд входов A первого сумматора достаточно подать незначащий ноль (т.е. просто заземлить этот вход). Второе частное произведение подается на входы B первого сумматора без смещения. Точно таким же образом осуществляется суммирование третьего частного произведения. Отличие заключается только в том, что на старший разряд входов A второго сумматора подается сигнал переноса с выхода первого сумматора. Таким образом, сдвиг в схеме матричного перемножителя осуществляется за счет смещения на один разряд частных произведений и подачи их на входы сумматоров следующих разрядов с номерами, на единицу меньшими.

В качестве сумматоров из серии К555 можно использовать элемент К555ИМ6 (4-разрядный полный сумматор с ускоренным переносом).

Рис.2. Схема матричного перемножителя четырёхразрядных двоичных положительных чисел.

 

 

 

 

 

 

 

 

 

 

 

2.2 Преобразователь двоичного кода в двоично-десятичный.

Преобразователь двоичного кода с выхода матричного перемножителя в двоично-десятичный удобно реализовать на микросхеме К155ПР7. При перемножении двух четырёхразрядных чисел максимальное полученное число на выходе перемножителя состовляет 255, поэтому нас полностью удовлетворяет типовая схема включения микросхемы для реализации преобразователя двоичного кода в двоично-десятичный чисел до 255, которая показана на рисунке 3.

Рис.3. Схема  матричного перемножителя четырёхразрядных двоичных положительных чисел.

 

 

 

 

2.3 Преобразователь двоично-десятичного кода в семисегментный и     семисегментный индикатор.

В соответствии с условиями задания, нам требуется индикация диапазона чисел от 0 до 255, т.е. необходима индикация трёхразрядных десятичных цифр. Для этого для каждого индикатора отдельного разряда десятичного числа  требуется установить отдельные семисегментные преобразователи и подавать на их входы одновременно соответствующие двоично-десятичные коды.

Такой преобразователь  должен иметь четыре входа, т.к. для  кодирования десятичных цифр от 0 до 9 достаточно четырех двоичных, и  семь выходов, по одному на каждый сегмент. Таблица истинности преобразователя приведена ниже:

Индицируемая десятичная цифра	Входы				Выходы
	X3	X2	X1	X0	a	b	c	d	e	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1

 

Существуют  стандартные выпускаемые промышленностью  интегральные схемы преобразователей двоично-десятичных кодов в семисегментные. В качестве преобразователя двоично-десятичного кода в семисегментный можно выбрать микросхему К555ИД18 (декодер двоично-десятичного кода в семисегментный).

Схема включения преобразователей двоично-десятичного кода в семисегментный и семисегментных индикаторов изображена на рисунке 4.

Рис. 4. Схема  включения преобразователей двоично-десятичного  кода в семисегментный и семисегментных индикаторов.

3. Разработка электрической принципиальной схемы.

Разработку электрической принципиальной схемы проводим в четыре этапа:

- подбор микросхем и элементов  для матричного перемножителя четырёхразрядных двоичных положительных чисел;

- подбор микросхем и элементов  для преобразователя двоичного кода в двоично-десятичный;

- подбор микросхем и элементов для преобразователя двоично-десятичного кода в семисегментный код;

- подбор удовлетворяющих требованиям схемы семисегментных индикаторов.

3.1 Подбор  микросхем и элементов  для  матричный перемножитель четырёхразрядных  двоичных положительных чисел.

В качестве элементной базы для перемножителя используем микросхемы К555ЛИ1 и К555ИМ6.

№ вывода	Назначение	№ вывода	Назначение
1	Вход Х1	8	Выход У3
2	Вход Х2	9	Вход Х5
3	Выход У1	10	Вход Х6
4	Вход Х3	11	Выход У4
5	Вход Х4	12	Вход Х7
6	Выход У2	13	Вход Х8
7	Общий	14	Uпит = 5В

К555ЛИ1 представляет собой четыре элемента 2И. На рисунке 5 показаны УГО и назначение выводов микросхемы. В таблице 1 указаны технические параметры микросхемы.