Автор работы: Пользователь скрыл имя, 08 Сентября 2015 в 18:01, курсовая работа
Система команд процессора обычно включает операции как над одним операндом (поразрядная инверсия операнда; поразрядный сдвиг операнда и т.д.), так и над двумя операндами (сложение; вычитание; умножение; пересылка; дизьюнкция и др.). Поэтому каждая команда имеет адресную часть (поле), где указано местоположение одного или двух операндов, т.е. их адреса А1 и А2, и операционное поле, где указан код операции, длина команды в битах и другая необходимая для УУ информация. В операционной части хранятся код выполняемого действия (операции), длина участвующих в операциях данных (операндов), длина команды и т.д. Формат команды приведен на рисунке (рис. 1.1).
Обозначения и сокращения
1. Исследование предметной области курсовой работы
1.1 Формат команды
1.2 Способы адресации
1.3 Типовые схемы для построения ОЧ
Разработка устройства.
2. Разработка устройства управления.
2.1 Анализ исходных данных на курсовую работу
2.2 Спецификация работы УУ на уровне «черного ящика»
2.3 Представление «черного ящика» устройства в виде операционной и управляющей частей
2.4 Разработка структуры операционной части УУ
2.5 Разработка схемы алгоритма работы УУ и его микропрограммы
2.6 Составление спецификации устройства
2.7 Разработка фрагмента функциональной схемы управляющей части устройства
2.8 Контрольный пример
Список использованной литературы
Структура УУ процессора на микропрограммном уровне управления приведена на рисунке 2.6.
Рис. 2.6. - Структура УУ процессора на микропрограммном уровне управления
2.7 Разработка фрагмента функциональной схемы управляющей части устройства
Фрагмент схемы УЧ дан на рисунке 2.7. Схема составлена в соответствии с правилами п.2.9., данными в Методуказаниях для фрагмента микропрограммы (МПР).
Рис. 2.7. фрагмент функциональной схемы управляющей части устройства.
2.8 Контрольный пример
Для контрольного примера возьмём следующую команду: sub al, [bh], располагаемая в ячейке памяти 00b, в регистре bh 00000010b, в регистре al 11001100b, в ячейке памяти 10b 00110011b, счётчик команд содержит 00b.
Приведём ниже выполнения всех микроопераций и проверок логических условий.
Y1: Читаем команду из ОЗУ по адресу из счётчика команд в регистр команды.
X1: Сигнал о том, что СА Оп1 регистровый.
Y2: Чтение Оп1 из регистра al на вход АЛУ.
X3: Сигнал о том, что СА Оп2 косвенный регистровый.
Y5: Чтение адреса Оп2 из регистра bh в РгА.
Y6: Чтение Оп2 из ячейки памяти по адресу 10b на вход АЛУ.
Y8: Дешифрация КОП
X5: Сигнал о том, что операция не является операцией конъюнкция (and).
Y9: Инверсия Оп2, в результате которой получаем 11001100b.
Y10: Подача на вход АЛУ 00000001b.
Y11: Суммирование в АЛУ 11001100b и 00000001b, в результате чего получаем 11001101b.
Y12: Подача результата с выхода АЛУ на вход АЛУ.
Y13: Выполняем суммирование Оп1 и Оп2, в результате чего получаем 11001101+11001100 = 1.10011001b
X6: Сигнал о том, что это операция вычитание.
X8: Сигнал о том, что СА Оп2 не регистровый.
Y16: Запись результата в память по адресу из РгА и запись значений в регистр флагов
Y18: Увеличение счётчика команд.
X9: Сигнал, что программа не окончена.
Список использованных источников
Размещено на Allbest.ru
Информация о работе Структурно-алгоритмическое проектирование ЭВМ