Отладка систем с помощью микроспроцессорных систем

Отладочные комплексы также  предназначены для отладки МПС  на программном уровне описания. Они  отличаются от оценочных развитым программным  обеспечением, увеличенной емкостью памяти и усложненным интерфейсом, позволяющим использовать более  широкий диапазон устройств ввода-вывода. Здесь также основой является микроЭВМ, которая будет применяться в проектируемой системе, и системная магистраль, выводимая на внешний разъем. Использование этих комплексов при проектировании МПС дает следующие преимущества: возможность программирования на языке ассемблера или языках высокого уровня, широкий набор внешних устройств, развитую операционную систему. Недостатки: предназначаются для одного типа МП, накладывают ограничения на проектируемую систему по архитектуре, занимают системные ресурсы, не позволяют собирать информацию о поведении системы и управлять ее поведением в режиме реального времени.

Системное ПО отладочных комплексов включает в себя системный монитор  и систему программирования: ассемблер  или макроассемблер, редактор текста, редактор связей, загрузчик и отладчик.

Комплексы развития предназначены  для отладки МПС на программном  уровне описания и позволяют на программном  уровне управлять поведением системы, собирать информацию о поведении  системы, моделировать (эмулировать) недостающие  устройства (МП, ЗУ, контроллеры и  т.д.) в режиме реального времени  или близкого к этому. Они характеризуются  типом и числом эмулируемых МП, числом одновременно работающих пользователей, емкостью ОЗУ пользователя, емкостью внешних ЗУ, составом системного ПО, отладочными возможностями. Комплекс состоит из микроЭВМ с периферией и внутрисхемного эмулятора (ВСЭ). ВСЭ выполняет следующие функции: эмулирует поведение и электрофизические характеристики МП проектируемой системы и ЗУ (ОЗУ, ПЗУ, ППЗУ, контроллеры), собирает информацию о поведении системы на программном уровне и управляет ее поведением. Он может прервать работу системы при появлении заданного события, запускать систему с заданной команды, выполнять программу в пошаговом или автоматическом режимах, изменять состояние памяти, внутренних регистров МП и портов ввода-вывода. В части сбора информации ВСЭ обладает возможностями логических анализаторов с синхронной записью данных и, кроме этого, позволяет собирать статистические данные о времени выполнения участков программы. Кроме стандартных внешних устройств комплексы содержат программируемые устройства-программаторы для “прошивки” отлаженных программ в ППЗУ.

Комплексы развития делятся на однопроцессорные и многопроцессорные одномагистральные и многопроцессорные многомагистральные.

Недостатком однопроцессорных одномагистральных  комплексов является то, что МП должен выполнять как функции эмулятора, так и системные функции комплекса (трансляцию программ, редактирование и т.п.). Недостатком многопроцессорного одномагистрального комплекса является то, что в данный момент времени  может работать только один МП. Многопроцессорные  многомагистральные комплексы (рис. 3) лишены этих недостатков: каждый ВСЭ имеет эмулятор микропроцессора (ЭМП), собственную память (ЭП) и магистраль, что позволяет ему вести эмуляцию одновременно и независимо от МП других эмуляторов.

Программное обеспечение комплекса  развития обычно состоит из операционной системы, системы управления файлами, редакторов текста, кросс-ассемблеров и кросс-компиляторов, обеспечивающих разработку программ на языке ассемблера или языке высокого уровня для конкретного МП, драйвера, редактора связей, загрузчика, системного монитора.

Рис.3 Структура многопроцессорного многомагистрального комплекса развития

3. Автономная и комплексная отладка МПС.

Автономная отладка МПС заключается  в отладке аппаратуры и отладке  программ.

Отладка аппаратуры предполагает тестирование отдельных устройств МПС (процессора, ОЗУ, контроллеров, блока питания, генератора тактовых импульсов) путем подачи текстовых  входных воздействий и съема  ответных реакций. Затем проверяется  их взаимодействие путем анализа  сигналов на магистралях адресов, данных и управления. Поскольку МА и МД синхронные, их работу лучше всего  проверять с помощью методов  логических состояний. Для анализа  работы МУ, являющейся, как правило, асинхронной, необходимо наблюдать  за сигналами на ней при возникновении  определенного события, чтобы можно  было четко разделить и идентифицировать различные состояния линии управления. После проверки работоспособности  магистралей проводится дальнейшая проверка аппаратуры при различных режимах адресации процессора и кодах выбираемых данных. При этом проверяется временная диаграмма сигналов и прохождение данных в системе. Если тестовая программа (системный поверяющий тест) пройдет успешно, можно утверждать, что автономно аппаратура отлажена.

Отладка программ  МПС проводится, как правило, на тех же ЭВМ, на которых  велась разработка программ, и на том  же языке программирования, на котором  написаны отлаживаемые программы. Она  может быть начата на ЭВМ даже при  отсутствии аппаратуры МПС. При этом в системном ПО ЭВМ должны находиться программы (интерпретаторы и эмуляторы), моделирующие функции отсутствующих аппаратурных средств.

Проверка корректности программ осуществляется тестированием, которое осуществляется двумя способами: пошаговым режимом  и трассировкой программ.

В пошаговом режиме программа выполняется  по одной команде за один раз, а  пользователь анализирует содержимое памяти, регистров и т. д., чтобы  проверить, соответствуют ли результаты ожидаемым.

Трассировка программ больше пригодна для отладочных средств, имеющих  медленный последовательный терминал. Программа-отладчик выполняет непрерывно команду за командой и выводит  содержимое регистров процессора на терминал после каждого шага для  обнаружения ошибки. Трассировка  программ не дает, однако, возможности  изменять содержимое памяти и регистров  и может послужить причиной того, что программа разрушит себя или  свои данные прежде, чем отслеживание будет остановлено.

Отдельные участки программы после  проверки, используя пошаговый режим  или трассировку, можно объединить и проверить с помощью установки  контрольных точек, вводимых в программу  и прерывающих ее исполнение для  передачи управления программе-отладчику.

Средства отладки программ должны: управлять исполнением программ, собирать информацию о ходе выполнения программы, обеспечивать обмен информацией (диалог) между программистом и  ЭВМ на уровне языка программирования, моделировать работу отсутствующих  аппаратурных средств МПС.

Как правило, МПС – это система  реального времени, т.е. корректность ее функционирования зависит от времени выполнения отдельных программ и скорости работы аппаратуры. Поэтому система считается отлаженной после того, как рабочие программы правильно функционируют на действительной аппаратуре системы в реальных условиях. Дополнительным свойством, которым должны обладать средства комплексной отладки по сравнению со средствами автономной отладки, является возможность управления поведением МПС и сбора информации о ее поведении в реальном времени.

Тенденция развития средств отладки  МПС состоит в объединении  свойств нескольких приборов в одном  комплексе, в создании универсальных  средств, пригодных для автономной отладки аппаратуры, генерации и  автономной отладки программ и комплексной  отладки системы. При комплексной  отладке наряду с детерминированным  используется статистическое тестирование, при котором МПС проверяется  при изменении входных переменных в соответствии со статистическими  законами работы источников информации.

Существует четыре основных приема комплексной отладки МПС:

- останов функционирования системы  при возникновении определенного  события;

- чтение (изменение) содержимого  памяти или регистров системы;

- отслеживание поведения системы  в реальном времени;

- временное согласование программ.

Комплексная отладка завершается  приемосдаточными испытаниями, показывающими  соответствие спроектированной системы  техническому заданию.

4. Интерфейс JTAG: тестирование плат, программирование и отладка.

Технология так называемого  граничного сканирования была призвана дополнить методы проверки правильности разводки печатной платы и её монтажа. Первоначально для этих целей применялись технологии и оборудование, основанные на подключении к контрольным точкам платы и выводам микросхем. Подобный «механистический» подход теряет свою эффективность или даже становится неприемлемым при использовании многослойных плат и плат с высокой плотностью монтажа, а также при использовании микросхем в современных корпусах (BGA, COB, QFP, SO и некоторых других): механические «игольчатые» щупы уже не могут «подобраться» к точкам тестирования. Кроме того, они могут искажать реальную картину сигналов. Например, прикосновение к точке непропаянного контакта может улучшить его работоспособность.

Стандарты семейства IEEE 1149. х Test Access Port and Boundary-Scan Architecture реализуют идею использования дополнительно интегрированных в электронные компоненты схем для организации тестирования готовой печатной платы и систем на основе печатных плат. В состав дополнительной логики входят внутренние ячейки граничного сканирования и соответствующие регистры, а также обвязка для коммутации.

Для обращения к этой дополнительной логике используется интерфейс JTAG, имеющий 4 (иногда 5, стандарт предусматривает необязательный пятый внешний вывод TRST или асинхронный сброс) контакта (TAP-выводы): TDI (Test Data In/вход тестовых данных), TDO (Test Data Out/выход тестовых данных), TMS (Test Mode Select/выбор тестового режима) и TCK (Test Clock/тестовая синхронизация). Эти же 4 дополнительных вывода должны быть сформированы и у платы, поддерживающей тестирование на основе стандарта IEEE 1149.х. Используя выводы JTAG- интерфейса, из микросхем, «отягощённых» дополнительной логикой для поддержки технологии граничного сканирования, формируется JTAG-цепочка, которая подключается к дополнительно сформированным JTAG-выводам платы. Для организации JTAG-цепочки на плате выход TDO «предыдущей» микросхемы соединяется с входом TDI «следующей». Для организации тестировании многоплатной системы вывод TDO «предыдущей» печатной платы соединяется с выводом TDI «последующей». Выводы TMS и TCK подключаются параллельно к соответствующим шинам JTAG-цепочки.

Проверяемая плата с расположенными на ней микросхемами, оснащёнными дополнительной логикой для поддержки технологии граничного сканирования, подключается к рабочему месту оператора тестирования (на основе ПК, вычислительной PXI- или VXI-системы) через контроллер, обеспечивающий сопряжение данных между JTAG-интерфейсом и портом ввода/вывода рабочего места (это может быть шина PCI, порты Ethernet или USB или другие). Этот контроллер обеспечивает целостность сигналов, их передачу на значительные расстояния, которые могут разделять тестируемую систему и рабочее место оператора граничного сканирования в производственных условиях.

На компьютерной системе  рабочего места оператора запускается программа автоматического тестирования, в ходе которой по интерфейсу JTAG передаются сигналы управления/тестирования и регистрируются отклики микросхем на плате. На основании анализа этих откликов выносится «вердикт» о соответствии или несоответствии реальной работы платы запланированной и о возможных нарушениях контактов, отсутствии каких-либо микросхем или об их неправильной установке.

Для создания программы тестирования для персонального ПК (или в общем случае, хоста программно-аппаратного комплекса тестирования) нужно иметь исходные данные, в состав которых входят описание микросхем, поддерживающих технологию граничного сканирования, описание пути сканирования и описание тестируемой платы или системы в целом. Говоря об описании микросхем, мы имеем в виду наличие специального файла на языке BSDL (Boundary-Scan Description Language/ язык описания граничного сканирования), содержащего информацию о том, какова структура логики, поддерживающей технологию граничного сканирования в микросхеме, как организован путь сканирования в элементе и какие функции, определённые стандартом IEEE 1149.х, поддерживаются. Этот файл предоставляется производителем микросхемы.

Таким образом, технология граничного сканирования обеспечивает тестирование связей между микросхемами, после того, как они были смонтированы на печатной плате, а также обеспечивает наблюдение за работой компонентов без вмешательства в их нормальную работу.

На платах могут устанавливаться  помимо цифровых микросхем ещё и  аналоговые микросхемы, и пассивные элементы. «Путь» граничного сканирования на плате обходит элементы, не поддерживающие технологию IEEE 1149.х. В этом случае придётся подумать о дополнительных процедурах испытаний, которые позволят выявить возможные неисправности в работе пропущенных областей. При этом необходимо отметить, что сегодня JTAG-интерфейс можно встретить и в аналоговой элементной базе. Так, компания National Semiconductor разработала монитор аналогового напряжения SCANSTA476, управляемый через шину JTAG. Он способен измерять напряжение в выборках из восьми аналоговых каналов или каналов смешанного сигнала в диапазоне от 0 В до +5,5 В, необходимых, например, для проверки работы источника питания или критичных опорных напряжений на печатных платах.