Система керування на основі мікропроцесора K1821BM85A

 

 

Зміст

1 Вступ                    5

2 Опис структурної схеми                  6

3 Розробка принципової  схеми                9

3.1 Розробка мікропроцесорного  модулю              9

3.2 Організація пам’яті              13

3.3 Розробка блоку клавіатури             17

3.4 Розробка блоку індикації                        23

3.5 Вибір програмованого таймеру             25

3.6 Розробка блоку АЦП               26

3.7 Розробка блоку ЦАП                28

3.8 Розробка системи переривань             30

3.9  Розробка послідовного інтерфейсу                    31

3.10 Розробка дешифратора адреси            33

4 Розробка програмного  забезпечення            35

4.1 Розробка програми  мікропроцесора   35

4.2 Програмування інтерфейсів  вводу-виводу                                   36

4.3 Програмування програмованого таймеру                                  38

Висновок 

Список використаних джерел 

Додаток А Система управління об’єктом на базі мікропроцесора і8085. Перелік елементів

 

 

 

 

 

 

1 Вступ

 

Мікропроцесорна техніка - область електроніки, яка на даному етапі найшвидше розвивається. 

Ядром будь-якої мікропроцесорної системи є мікропроцесор або просто процесор Він виконує арифметичні функції (додавання, множення і т.д.), логічні функції (зсуву, порівняння, маскування кодів та ін.), тимчасове збереження кодів (у внутрішніх регістрах), пересилання кодів між вузлами мікропроцесорної системи і багато чого іншого. Кількість таких елементарних операцій, що виконуються процесором, може досягати декількох сотень. Процесор можна порівняти з мозком системи.

Усі свої операції процесор виконує послідовно, тобто одну за іншою, по черзі. Звичайно, існують процесори з паралельним виконанням деяких операцій, зустрічаються також мікропроцесорні системи, у яких кілька процесорів працюють над однією задачею паралельно, але це рідкісні винятки. З одного боку, послідовне виконання операцій - безсумнівна перевага, тому що дозволяє за допомогою тільки одного процесора виконувати будь-які, самі складні алгоритми обробки інформації. Але, з іншого боку, послідовне виконання операцій приводить до того, що час виконання алгоритму залежить від його складності. Прості алгоритми виконуються швидше складних. Тобто мікропроцесорна система здатна зробити все, але працює вона не занадто швидко, адже всі інформаційні потоки приходиться пропускати через один-єдиний вузол - мікропроцесор. У традиційній цифровій системі можна легко організувати паралельну обробку всіх потоків інформації, щоправда, ціною ускладнення схеми.

 

2 Розробка структурної схеми мікропроцесорної системи на базі мікропроцесора i8085

 

Структурно контролер складається з двох основних частин: ядра та факультативної частини які зображені на рисунку рисунку 2.1.

 

Рисунок 2.1 – Структура мікропроцесора

До складу ядра входить мінімальна добірка великих інтегральних схем (ВІС) мікропроцесорного комплекту, необхідних для виконання задач керування. Зокрема, ядро повинно вміщувати:

• Мікропроцесорний модуль з мікропроцесором i8085;
• оперативний запам’ятовуючий пристрій (ОЗП) з організацією    4к слів x1 розряд;
• постійний запам’ятовуючий пристрій (ПЗП) з організацією 2к слів х 4 розрядів;
• програмований таймер;
• контролер переривань;
• послідовний інтерфейс зв’язку з ПЕОМ RS232.

Факультативна частина реалізує аналогові канали вводу-виводу інформації, за допомогою яких контролер взаємодіє з об’єктом керування.

Канали аналогового вводу-виводу реалізуються на підставі відповідних схем АЦП або ЦАП.

Вибір розрядності ЦАП-АЦП виконується згідно з формулами:

 

NX = log 2 (Xmax / δx);                        (3.1)

 

NY = log 2 (Ymax / δy);                         (3.2)

 

де: Xmax , Ymax – максимальні величини координат ПВГІ і ГРП;

δx , δy – дозволяюча здатність ПВГІ і ГРП за координатами X і Y .

Для ГРП:

NX = log 2 (300 / 0,25) = 10

NY = log 2 (460 / 0,25) = 11

Для ПВГІ:

NX = log 2 (200 / 0,25) = 9

NY = log 2 (300 / 0,25) = 10

Отримані за формулами (3.1) та (3.2) результатів округлються до цілого числа байтів.

Повна структурна схема показана на рисунку 2.2

Рисунок 2.2 - Повна структурна схема мікропроцесора

3. Розробка принципової схеми мікропроцесорної системи на базі мікропроцесора i8085

3.1 Розробка мікропроцесорного  модулю

 

До складу мікропроцесорного модулю входять:

• мікропроцесор і8085;
• схема синхронізації;
• інтерфейс центрального процесора із системною шиною.

3.1.1 Характеристики мікропроцесора

Мікропроцесор і8085 – це однокристальний восьмирозрядний процесор з фіксованою системною команд. Він має класичну архітектуру з одним акумулятором та окремими шинами адреси і даних. Основна область застосування мікропроцесора  і8085 – контролери, які працюють за фіксованою програмою. Мікросхема і8085 виконана  за n-МОН технологією і випускаються у 48-контактному керамічному корпусі з двостороннім вертикальним розташуванням виводів (тип DIP).

Мікропроцесор і8085 має такі характеристики:

• напруга живлення –  +5 В; споживана потужність – 1,2 Вт;
• тактова частота – 5 МГц. Тривалість виконання операції додавання типу “регістр-регістр” дорівнює 0,8 мкс;
• навантажувальна здатність – один вхід ТТЛ – схеми;
• може обслуговувати 256 пристроїв введення та 256 пристроїв виведення;
• виходи напруг UOL 0.4 В; UOH3.7 В;
• число команд – 80; адресний простір пам’яті – 64 Кбайт;
• число транзисторів у кристалі – 5000.

Умовне графічне позначення мікропроцесора надане на рисунку 3.1

Рисунок 3.1- Умовне графічне позначення мікропроцесора і8085.

 

3.1.2  Схема синхронізації

Функціонування мікропроцесора і8085 у часі визначається внутрішнім генератором тактових імпульсів(ГТІ). Збудження його може задаватися зовнішнім кварцовим резонатором, RC- чи  LC-ланцюгами, або зовнішнім генератором, які підключаються до входів Х1, Х2 мікропроцесора (рисунок 3.2).

Внутрішній ГТІ працює і видає вихідний сигнал SYNC визначає машинний такт ТС, з яким пов'язаний стійкий стан мікропроцесора. Команди виконуються за машинними циклами. Залежно від типу команди для її виконання потрібно один, два, три, чотири або п’ять машинних циклів(МЦ). У кожному МЦ (за виключенням циклу “Шина вільна”) здійснюється  звертання до пам’яті чи зовнішнього пристрою.

 

Рисунок 3.2 - Керування синхронізацією:

а – кварцовим резонатором; б – RC-ланцюгом; в – LC-ланцюгом;  г – зовнішнім ГТІ

 

    3.1.3. Інтерфейс

Інтерфейс ЦП із системною шиною виконує такі функції:

Для демультиплексування   шини адреси/даних використовуємо регістр 8282

Для буферизація шин використовуємо регістр 8286

Для формування сигналів керування використовуємо логічні елементи

Восьмирозрядні буферні регістри( 8282, 8286) використовуються для організації запам’ятовуючих пристроїв, портів вводу-виводу, мультиплексорів  і т.п. Буферні регістри складаються із восьми тригерів Т з виходними схемами SW з трьома станами.                         

Умовне позначення на рисунку 3.3

Запам’ятовуючий сигнал в тригерах досягається при переході сигнала STB від високого рівня до низького. Сигнал OE керує вихідними буферами: При ОЕ=0 буфер відпирається; при ОЕ=1 встановлюється в 3 стан.

 

 

Рисунок 3.3 - Умовне позначення Регістру 8282

 

Електричні параметри мікросхеми:

• Вхідний струм низького рівня не більше 0,2 мА;
• Вхідний струм високого рівня не більше 50 мА;
• Вихідна напруга низького рівня не більше 0,45 В при струмі 32 мА;
• Вихідна напруга високого рівня не менше 2,4 В при струмі 1мА

Мікросхеми (8286, 8287) виконані у 20-контактному корпусі.

Це восьми розрядні двонаправлені формувачі з трьома  станами. Умовне позначення на рисунок 3.4

Формувач має дві групи – А і В виводів, а також два керуючих виводу – Т та ОЕ.

Дозвіл передачі залежить від рівня сигналу на виводі ОЕ, а напрямок передачі визначається рівнем сигналу на виході Т.                                               

Передача сигналів через формувач дозволена, якщо

 Рівень сигналу на  виводі ОЕ=0. Напрямок передачі  визначається станом виводу Т. При Т=1 відкритий верхній формувач  функціональної схеми, і передача  сигналів відбувається від групи  виводів А до групи виводів В. При Т=0 здійснюється передача від групи виводів В до групи виводів А.

 

Електричні параметри мікросхеми:

• Вхідний струм низького рівня не більше 0,2 мА;
• Вхідний струм високого рівня не більше 50 мА;
• Вихідна напруга низького рівня не більше 0,45 В при струмі  по шині  А – 32 мА, по шині В – 32мА
• Вихідна напруга високого рівня не більше 0,45 В при струмі  по шині  А –1 мА, по шині В – 5мА

Рисунок 3.4 - Функціональна схема  формувача 8286

 

3.2 Організація пам’яті

 

До складу ядра мікропроцесорної системи входить система пам’яті яка призначена для зберігання і видачі інформації.

Система пам’яті складається з оперативного запам’ятовуючого пристрою(ОЗП) та постійного запам’ятовуючого пристрою(ПЗП).

При проектуванні системи пам’яті необхідно вирішити задачі необхідного об’єму між ОЗП та ПЗП, проектування необхідного об’єму та розрядності, а також розробити засоби спряження їх їз системною шиною.

Для досягнення необхідної розрядності запам’ятовуючих пристроїв(ЗП) потрібно адресувати окремі мікросхеми ЗП, при цьому кількість цих мікросхем у рядку визначається за формулою 3.1:

 

                                                                          (3.1)

 

де, Np – кількість розрядів шини даних;                                                                        nвіс – кількість розрядів даних в мікросхемі.

 

Кількість мікросхем ЗП у стовпці визначаємо за формулою 3.2: 

                                                (3.2)

 

де Nзп – кількість комірок в середині мікросхеми.

 

Загальна кількість мікросхем ЗП визначається за формулою 3.3: 

                                            (3.3)

 

3.2.1Опис мікросхеми ПЗП

Згідно курсового проекту вибираємо мікросхему ПЗП КР556РТ15

 

Мікросхема,  має організацію 2к слів х 4 розрядів  і належить до динамічних запам’ятовуючих пристроїв. Умовне графічне зображення показано на рисунку 3.5 
             Характеристики мікросхеми:

Інформаційна ємність   8192 біт;

Напруга живлення  5 В5%;

Споживча потужність   не більше 500 мВт;

Діапазон температур  -10…+70 оС;

Вихід  Три стани;

Сумісність по входу та виходу  с ТТЛ-схемами.

 

 Рисунок 3.5 - Умовне графічне позначення мікросхеми КР556РТ15

 

Згідно завдання курсового проекту визначаємо необхідну кількість рядків для організації 24к слів за формулою 3.2

 

 

 

Визначаємо кількість мікросхем  у рядку для організації шини даних за формулою 3.1

 

 

 

Визначаємо загальну кількість мікросхем ПЗП за формулою 3.3

 

 

 

2. Організація ОЗП

Згідно курсового проекту вибираємо мікросхему ОЗП К541РУ1

Мікросхема має організацію 4к x1 і належить до  статичних запам´ятовуючих пристроїв. Умовне графічне зображення показано на рисунку 3.6 
                 Характеристики мікросхеми:

Інформаційна ємність   4096 біт;

Напруга живлення  5 В5%;

Споживча потужність   не більше 500 мВт;

Діапазон температур  -10…+70 оС;

Вихід  Три стани;

Сумісність по входу та виходу  с ТТЛ-схемами

 

Рисунок 3.6 - Умовне графічне позначення мікросхеми К541РУ1

 

 

Згідно завдання курсового проекту визначаємо необхідну кількість рядків для організації 24к слів за формулою 3,2

 

 

 

Визначаємо кількість мікросхем  у рядку для організації шини даних за формулою 3.1

 

 

 

Визначаємо загальну кількість мікросхем ОЗП за формулою 3.3

 

 

 

3. Побудова дешифратора адрес для пам’яті

Дешифратор адрес (ДА)складається з трьох ступенів:

1. Визначає звернення до пам’яті;
2. Визначає звернення до ОЗП та ПЗП;
3. Визначає звернення до конкретного рядка.

В якості дешифратора другого ступеня для ПЗП обираємо мікросхему К155ИД3 Мікросхема К155ИД3 - дешифратор, що перетворює  чотирьох розрядний код А0-А3 в напругу низького логічного рівня, що з’являється на одному з шістнадцяти  виходів. Дешифрування дозволяється, коли на входах V2-V3 напруга низького рівня, а на вході V1- високого. Час затримки поширення сигналу не перевищує 39 нс. Умовно графічне зображення показано на рисунку 3.7.