Микропроцессорные средства систем управления

Автор работы: Пользователь скрыл имя, 23 Января 2014 в 19:31, курсовая работа

Краткое описание

Целью курсового проекта является освоение методологии проектирования микропроцессорной системы на уровне функциональных элементов, являющееся основой разработки систем на кристалле (SOC).

Прикрепленные файлы: 1 файл

КП.doc

— 1.47 Мб (Скачать документ)

Введение

Целью курсового проекта является освоение методологии проектирования микропроцессорной системы на уровне функциональных элементов, являющееся основой разработки систем на кристалле (SOC).

1 Анализ задачи

Рассмотрим интерфейсы необходимых  функциональных модулей. На рисунке 1 приведен интерфейс микроконтроллера семейства МСS-51, где:

P0 … P3 – восьмиразрядные порты прямого ввода-вывода и их альтернативные функции;

/PSEN – разрешение чтения внешней памяти программ;

ALE – разрешение фиксации адреса;

/EA – разрешение работы с внешней памятью программ.

Рисунок 1 Интерфейс МСS-51

При обращении к внешней памяти программ или данных порты Р0 и  Р2 выполняют альтернативные функции  шин магистрали: Р0 - A/D0-7 (совмещенная шина адреса/данных) и Р2 - A8-15 (старшие линии адреса), а линии порта Р3: P3.6 – /WR (инициация операции записи) для внешней памяти данных и  P3.7 – /RD (инициация операции чтения для внешней памяти данных).

Выходная линия ALE инициирует демультиплексирование  шины A/D, а выходная линия PSEN – чтение внешней памяти программ.

На рисунке 2 приведен интерфейс аналого-цифрового преобразователя (ADC), где:

H/L – линия выборки старшего/младшего байта данных;

/WR – линия инициации операции записи;

/RD – линия инициации операции чтения;

/CS – линия разрешения работы;

C0 … C7 – линии восьми аналоговых входов;

D – 8-разрядная шина данных.

Рисунок 2 Интерфейс ADC

На рисунке 3 приведен интерфейс LCD-индикатора, где:

C/D – линия выборки регистр команд/данных;

/WR – линия инициации операции записи;

/RD – линия инициации операции чтения;

/CS – линия разрешения работы;

D – 8-разрядная шина данных.

Рисунок 3 Интерфейс LCD-индикатора

На рисунке 4 приведен интерфейс истинно двунаправленного порта ввода-вывода, где:

/WR - линия инициация операции записи;

/RD – линия инициация операции чтения;

/CS – линия разрешения работы;

IO – линии истинно двунаправленных входов-выходов;

A – линии адреса для выборки регистров порта;

D – 8-разрядная шина данных.

Рисунок 4 Интерфейс порта ввода-вывода

На рисунке 5 приведен интерфейс со статическим ОЗУ (RAM) на 64К, где:

/WR – линия инициация операции записи;

/RD – линия инициация операции чтения;

/CS – линия разрешения работы;

A – 16-разрядная шина адреса;

D – 8-разрядная шина данных.

Рисунок 5 Интерфейс со статическим ОЗУ

На рисунке 6 приведен интерфейс с Flash-памятью на 8М, где:

/WE – сигнал разрешения записи;

/ОЕ  – сигнал разрешения чтения;

/CЕ  – сигнал разрешения работы;

RD/BY – выходной сигнал готовности/занятости памяти;

A – 23-разрядная шина адреса;

D – 8-разрядная шина данных.

Рисунок 6 Интерфейс с Flash-памятью

2 Разработка функциональной схемы устройства

Необходимо решить задачу размещения в адресном пространстве данных, ограниченном 64К байтами, устройств с большим  суммарным количеством адресов. Это задача решается разработкой  функционального элемента, формирующего сигналы разрешения обмена по магистрали для того или иного устройства. На рисунке 7 приведен интерфейс логики разрешения, построенной на дешифраторе, где:

X0 … X2 - задают номер устройства;

CS0 … CS7 – по номеру устройства формируется активный сигнал на соответству-ющем выходе.

Рисунок 7 Интерфейс логики разрешения работы устройств

Таблица 1 представляет таблицу истинности логики разрешения.

Таблица 1 Таблица истинности логики разрешения

Входы X0 … X2

Выходы CS0 … CS7

Устройство

000

10000000

АЦП

001

01000000

LCD-индикатор

010

00100000

Порт ввода-вывода

011

00010000

Порт ввода-вывода

100

00001000

ОЗУ команд

101

00000100

ОЗУ данных

110

00000010

ПЗУ

111

00000001

Регистр-защелка


На рисунке 8 приведена реализация на уровне регистровых передач порта ввода-вывода, где:

AB – линии адреса для выборки регистров порта;

DB – 8-разрядная шина данных;

/RD – линия инициация операции чтения;

/WR – линия инициация операции записи;

/CS – линия разрешения работы;

DIO – линии истинно двунаправленных входов-выходов.

Рисунок 8 Реализация на уровне регистровых передач порта ввода-вывода

В приложении приведена схема  электрическая функциональная модуля на основе микроконтроллера семейства MCS-51.

 

3 Разработка кода на ассемблере для доступа к устройствам

Подпрограмма чтения результата из ADC:

MOV R0,#XXh     //адрес данных

CLR P3.2      //установка кода устройства (000)

CLR P3.3

CLR P3.4

SETB P3.5      //включение дешифратора

CLR P1.0      //выбор младшего байта

MOVX A,@R0     //чтение младшего байта в аккумулятор

SETB P1.0      //выбор старшего байта

MOV B,@R0     //чтение старшего байта в аккумулятор

CLR P3.5      //выключение дешифратора

 

Подпрограмма записи байта в регистр команд LCD:

MOV R0,#XXh     //адрес данных

MOV A,#XXh     //данные

CLR P3.2      //установка кода устройства (001)

CLR P3.3

SETB P3.4

SETB P3.5      //включение дешифратора

CLR P1.0      //выбор регистра команд

MOVX @R0,A     //запись данных в регистр команд

CLR P3.5      //выключение дешифратора

 

Подпрограмма чтения байта  из Flash-памяти по адресу:

MOV P2,#XXh     //старший байт адреса

SETB P3.2      //установка кода устройства (111)

SETB P3.3

SETB P3.4

SETB P3.5      //включение дешифратора

CLR P3.5      //выключение дешифратора

MOV DPTR,#XXXXh    //средний и младший байты адреса

SETB P3.2      //установка кода устройства (110)

SETB P3.3

CLR P3.4

SETB P3.5      //включение дешифратора

MOVX A,@DPTR    //данные

CLR P3.5      //выключение дешифратора

 

Подпрограмма установки линии 1 порта ввода-вывода в 0:

MOV R0,#01h     //адрес порта

MOV A,#00h     //данные

CLR P3.2      //установка кода устройства (010)

SETB P3.3

CLR P3.4

SETB P3.5      //включение дешифратора

MOVX @R0,A     //запись данных в порт

CLR P3.5      //выключение дешифратора

 

Заключение

В курсовом проекте разработана схема электрическая функциональная микропроцессорного модуля, а также разработан код на ассемблере для доступа к некоторым устройствам.

Список использованных источников

1. Гончаровский О. В. Микропроцессорные средства систем управления. Методические указания к курсовому проекту: учеб. пособие / О. В. Гончаровский – Пермь: Перм. гос. техн. ун-т, 2010. – 12 с.

2. Гончаровский О. В., Матушкин  Н. Н., Южаков А. А. Встроенные  микропроцессорные системы: учеб. пособие / О. В. Гончаровский, Н.  Н. Матушкин, А. А. Южаков –  Пермь: Перм. нац. политехн. ун-т, 2012.-76 с.

3. Панов В. А. Автоматизация  проектирования систем и средств  управления: Курс лекций / В. А. Панов – Пермь: Перм. гос. техн. ун-т, 2006.-112 с.

4. http://ru.wikipedia.org.

 

Приложение

Схема электрическая функциональная модуля на основе микроконтроллера семейства MCS-51


Информация о работе Микропроцессорные средства систем управления