Проектирование и анализ функциональных узлов ЭВМ-СУММАТОРЫ

 

Пример: Вычесть из числа 9 число 3. Операция сводится к сложению 9+(-3). Для её выполнения представим 3 в обратном коде

 

Десятичная форма	Двоичная форма	Прямой код	Обратный код	Десятичная форма	Двоичная форма
+9	+1001	00001001	00001001	+9	+1001
-3	-011	10000011	11111100	-3	-011

 

Выполним сложение:

 

00001001

11111100

100000101

                 1   

000000110

 

 

Результат в обратном коде - 00000110. Поскольку знаковый разряд равен 0, результат положительный, и, следовательно, запись кода числа совпадает с записью прямого кода. Теперь можно восстановить алгебраическую запись результата. Он равен +110 (незначащие нули отброшены), или в десятичной форме +6. Проверка (+9-3=+6) показывает, что результат верный.

 

 

 

Ниже приведены временные  диаграммы, на которых можно посмотреть результат работы четырехразрядного  сумматора.

Схема полного одноразрядного сумматора построенного на двух полусумматорах приведена на рисунке 2. Один полусумматор используется для сложения i-ro разряда двоичных чисел, а второй полусумматор складывает результат первого полусумматора с переносом из (i-1) разряда.

                               Рисунок 1. Полный сумматор

 

 

Каскад из четырех полных сумматоров, когда на вход переполнения поступает сигнал с входа переполнения младшего разряда.

 

                                 Рисунок 2. 4 битный сумматор

 

Для выполнения вычитания  S = В - А требуется операнд В представить в обратном коде. Для этого вводим управляющий сигнал «вычитание», и будем подавать на вход Bi сумматора результат операции «Исключающее ИЛИ» между i-м битом операнда В и сигналом «Управление». Схема представлена на рисунке 4.

 

 

 

 

 

               Рисунок 3. Схема, реализующая сложение и вычитание

 

 

Однако в случае вычитания  результат будет также представлен  в обратном коде. Добавим блок преобразования в прямой код на выходах сумматоров (рисунок 5).

 

Рисунок 4. Структурная съема АЛУ, выполняющего операции сложения и вычитания

 

 

 

 

 

 

 

 

 

 

 

Рисунок 5. Схема в среде NI Multisim 12, демонстрирующая сложение двух чисел.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

7. Выводы о проделанной курсовой работе

 

В данной курсовой работе был разработан четырехразрядный сумматор. В основе устройства лежат каскады  одноразрядного сумматора, который  был спроектирован на основании  таблицы истинности входных значений. На вход четырехразрядного сумматора  подаются 2 числа с четырьмя двоичными  разрядами. Каждая пара разрядов, начиная  с нулевого, суммируется поочередно в одноразрядных сумматорах с  учетом входных переносов. Значение суммы начинает формироваться при  выходе из первого одноразрядного сумматора. Конечным разрядом значения суммы является выходной перенос из четвертого (последнего) одноразрядного сумматора.

 

 

 

8. Список литературы:

 

1.Шапкин Ю. А., Рощин А. Г. Схемотехника ЭВМ. Пособие по выполнению КП

2.Нарышкин А. К. Цифровые устройства и микропроцессоры

3.Марченко А. Л., Освальд С. В. Лабораторный практикум по электротехнике и электронике в среде Multisim

4.Резников Б. Л. Схемотехника. Программный комплекс Multisim в учебном процессе